LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Zaměstnanci
Dostupné informace o profilu uvádějí, že společnost Normal Computing byla založena v roce 2022, ale nepopisují její produkty, služby, obor ani kontext náboru. K přípravě užitečného přehledu pro uchazeče o práci jsou potřeba další informace o společnosti.
LinkedIn
Pracovní nabídky společnosti

Inženýr hardwaru FPGA

Uvádějte do života návrhy ASIC inspirované fyzikou pro infrastrukturu AI a polovodičů. Převezměte odpovědnost za implementaci RTL, validaci PCIe, prototypování FPGA a oživování křemíkových čipů.

USSpojené státyCAKalifornieNYNew York
250 000 $ – 340 000 $ / rok
HybridněPlný úvazekStředně pokročilýSeniorPožadovaný Jazyk: angličtinaHardwarový inženýr
C++DockerPython

Popis

  • Veďte výběr, nákup a oživování platforem pro prototypování FPGA určených k validaci RTL před výrobou čipu a k vývoji softwaru.
  • Upravujte složité návrhy RTL ASIC pro cílové FPGA, včetně vícehodinových architektur, mostů CDC a dosažení časových požadavků u hustých návrhů.
  • Integrujte interní návrhy s externími a dodavatelskými IP bloky.
  • Koordinujte využití ekosystému AMD/Xilinx, včetně Vivado IP Integrator, transceiverů a řadičů paměti.
  • Navrhujte, implementujte a validujte vysokorychlostní vstupně-výstupní rozhraní, zejména PCIe pro akcelerátorové karty ve standardních serverech.
  • Vytvářejte testovací návrhy založené na FPGA pro oživování křemíkových čipů, charakterizaci zařízení a automatizovaná testovací prostředí.
  • Vyvíjejte software hardwarové abstrakce v Pythonu a C++, generování map registrů a automatizované procesy sestavování a regresního testování.
  • Diagnostikujte v laboratoři časové a funkční problémy pomocí ILA/Vivado Analyzer, osciloskopů, logických analyzátorů a měření BER a očních diagramů.
  • Denně spolupracujte s týmy pro křemíkové čipy, EDA a výzkum v průběhu celého životního cyklu FPGA.

Požadavky

  • Prokazatelné zkušenosti z oboru s návrhem FPGA od RTL přes dosažení časových požadavků až po validaci hardwaru.
  • Odborná znalost SystemVerilog a/nebo VHDL pro syntézu.
  • Pokročilá znalost Xilinx Vivado, včetně syntézy, rozmístění a propojení, dosažení časových požadavků a katalogu IP.
  • Praktické zkušenosti s implementací a laděním PCIe, AXI/AHB, SPI, UART, JTAG a dalších běžných rozhraní.
  • Pokročilá znalost Pythonu pro automatizaci, testování a nástroje sestavení.
  • Zkušenosti s oživováním desek a praktickým laděním hardwaru v laboratoři.
  • Schopnost pracovat samostatně, rychle se přizpůsobovat a řešit nejednoznačné problémy na pomezí hardwaru, softwaru a fyziky.
  • Zkušenosti s verifikačními frameworky, jako jsou Cocotb nebo UVM, jsou výhodou.
  • Zkušenosti s nasazováním modelů strojového učení na FPGA nebo s tvorbou real-time řetězců pro zpracování signálu s latencí pod jednu mikrosekundu jsou výhodou.
  • Zkušenosti s ASIC se smíšenými signály jsou výhodou.
  • Znalost ladění SERDES a základů integrity signálu je výhodou.
  • Zkušenosti s CI/CD pro hardware pomocí GitLab CI a pracovních postupů sestavování a testování založených na Dockeru jsou výhodou.

Benefity

  • Podíl ve společnosti.
  • Zaměstnavatel podporující rovné příležitosti, rozmanitost a začleňování.
  • Přiměřené úpravy pro osoby se zdravotním postižením.

Související pracovní nabídky

Cisco

Inženýr integrity signálu a napájení v pouzdrech ASIC

Cisco
Sponzor víza H1BBezpečnostHardwarePodnik
USSpojené státyCAKalifornie
155 000 $ – 222 600 $ / rok
HybridněPlný úvazekStředně pokročilýSeniorPožadovaný Jazyk: angličtinaHardwarový inženýr

Vyvíjejte síťový hardware Cisco nové generace pro vysokorychlostní komunikaci: navrhujte, simulujte a ověřujte pouzdra ASIC a propojení. Zaměřte se na integritu signálu a napájení v pokročilých technologiích pouzdření.

Otevřít