LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Ansatte
Den tilgjengelige profilinformasjonen oppgir at Normal Computing ble grunnlagt i 2022, men beskriver ikke selskapets produkter, tjenester, bransje eller ansettelseskontekst. Det trengs mer selskapsspesifikk informasjon for å gi jobbsøkere en nyttig oversikt.
LinkedIn
Jobber i bedriften

FPGA-maskinvareingeniør

Gjør fysikkinspirerte ASIC-design til virkelighet for AI og halvlederinfrastruktur. Få ansvar for RTL-implementering, PCIe-validering, FPGA-prototyper og oppstart av silisium.

USUSACACaliforniaNYNew York
250 000 $ – 340 000 $ / år
HybridHeltidMellomnivåSeniorPåkrevd Språk: engelskMaskinvareingeniør
C++DockerPython

Beskrivelse

  • Lede valg, innkjøp og oppstart av FPGA-prototypeplattformer for RTL-validering før silisiumproduksjon og programvareutvikling.
  • Tilpasse kompleks ASIC-RTL for FPGA-mål, inkludert arkitekturer med flere klokkeområder, CDC-broer og timing closure i tette design.
  • Integrere interne design med IP fra tredjeparter og leverandører.
  • Veilede i bruk av AMD/Xilinx-økosystemet, inkludert Vivado IP Integrator, transceivere og minnekontrollere.
  • Designe, implementere og validere høyhastighets-I/O, særlig PCIe for akseleratorkort i standardservere.
  • Bygge FPGA-baserte testdesign for oppstart av silisium, enhetskarakterisering og automatiserte testmiljøer.
  • Utvikle maskinvareabstraksjonsprogramvare i Python og C++, generering av registerkart samt automatiserte bygg- og regresjonsløp.
  • Diagnostisere timing- og funksjonsproblemer i laboratoriet med ILA/Vivado Analyzer, oscilloskoper, logikkanalysatorer samt BER- og øyediagramkarakterisering.
  • Samarbeide daglig med silisium-, EDA- og forskningsteam gjennom hele FPGA-livssyklusen.

Krav

  • Dokumentert bransjeerfaring med å ta FPGA-design fra RTL via timing closure til validert maskinvare.
  • Ekspertkunnskap om SystemVerilog og/eller VHDL for syntese.
  • Svært gode ferdigheter i Xilinx Vivado, inkludert syntese, plassering og ruting, timing closure og IP-katalogen.
  • Praktisk erfaring med implementering og feilsøking av PCIe, AXI/AHB, SPI, UART, JTAG og andre vanlige grensesnitt.
  • Gode Python-ferdigheter innen automatisering, testing og byggverktøy.
  • Gode ferdigheter innen oppstart på kortnivå og praktisk feilsøking i laboratoriet.
  • Evne til å arbeide selvstendig, tilpasse seg raskt og løse uklare problemer på tvers av maskinvare, programvare og fysikk.
  • Erfaring med verifikasjonsrammeverk som Cocotb eller UVM er en fordel.
  • Erfaring med å ta i bruk maskinlæringsmodeller på FPGA-er eller bygge sanntidsløp for signalbehandling under ett mikrosekund er en fordel.
  • Erfaring med mixed-signal-ASIC er en fordel.
  • Kunnskap om SERDES-justering og grunnleggende signalintegritet er en fordel.
  • Erfaring med CI/CD for maskinvare med GitLab CI og Docker-baserte bygge- og testløp er en fordel.

Fordeler

  • Eierandeler.
  • En arbeidsgiver med like muligheter som er opptatt av mangfold og inkludering.
  • Rimelig tilrettelegging for personer med funksjonsnedsettelser.

Relaterte jobber