LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Zaposlenici
Dostupne informacije o profilu navode da je tvrtka Normal Computing osnovana 2022. godine, ali ne opisuju njezine proizvode, usluge, djelatnost ni kontekst zapošljavanja. Za koristan pregled namijenjen kandidatima za posao potrebno je više pojedinosti o tvrtki.
LinkedIn
Poslovi u tvrtki

FPGA hardverski inženjer

Oživite ASIC dizajne nadahnute fizikom za AI i poluvodičku infrastrukturu. Preuzmite odgovornost za implementaciju RTL-a, validaciju PCIe-a, FPGA prototipiranje i pokretanje silicijskih čipova.

USSjedinjene Američke DržaveCAKalifornijaNYNew York
250.000 $ – 340.000 $ / godina
HibridnoPuno radno vrijemeSrednja razinaSeniorObavezan Jezik: engleskiHardverski inženjer
C++DockerPython

Opis

  • Vodite odabir, nabavu i pokretanje FPGA platformi za prototipiranje radi validacije RTL-a prije proizvodnje silicija i razvoja softvera.
  • Prilagođavajte složeni RTL za ASIC-e FPGA ciljnim platformama, uključujući arhitekture s više taktnih domena, CDC mostove i zatvaranje vremenskih ograničenja na zahtjevnim dizajnima.
  • Integrirajte interne dizajne s IP-jem trećih strana i dobavljača.
  • Usmjeravajte upotrebu AMD/Xilinx ekosustava, uključujući Vivado IP Integrator, primopredajnike i memorijske kontrolere.
  • Dizajnirajte, implementirajte i validirajte brze ulazno-izlazne veze, osobito PCIe za akceleratorske kartice u standardnim poslužiteljima.
  • Izrađujte testne dizajne temeljene na FPGA-i za pokretanje silicijskih čipova, karakterizaciju uređaja i automatizirana testna okruženja.
  • Razvijajte softver za hardversku apstrakciju u Pythonu i C++-u, generiranje mapa registara te automatizirane postupke izgradnje i regresijskog testiranja.
  • Dijagnosticirajte vremenske i funkcionalne probleme u laboratoriju pomoću alata ILA/Vivado Analyzer, osciloskopa, logičkih analizatora te karakterizacije BER-a i dijagrama oka.
  • Svakodnevno surađujte sa silicijskim, EDA i istraživačkim timovima tijekom cijelog životnog ciklusa FPGA-e.

Zahtjevi

  • Dokazano industrijsko iskustvo u razvoju FPGA dizajna od RTL-a preko zatvaranja vremenskih ograničenja do validiranog hardvera.
  • Stručno poznavanje jezika SystemVerilog i/ili VHDL za sintezu.
  • Izvrsno poznavanje alata Xilinx Vivado, uključujući sintezu, smještaj i povezivanje, zatvaranje vremenskih ograničenja i katalog IP-jeva.
  • Praktično iskustvo s implementacijom i otklanjanjem poteškoća u sučeljima PCIe, AXI/AHB, SPI, UART, JTAG i drugim uobičajenim sučeljima.
  • Napredno poznavanje Pythona za automatizaciju, testiranje i alate za izgradnju.
  • Izvrsne vještine pokretanja sklopovskih ploča i praktičnog otklanjanja poteškoća u laboratoriju.
  • Sposobnost samostalnog rada, brze prilagodbe i rješavanja nejasnih problema u području hardvera, softvera i fizike.
  • Iskustvo s verifikacijskim okvirima kao što su Cocotb ili UVM prednost je.
  • Iskustvo s implementacijom modela strojnog učenja na FPGA-e ili izradom cjevovoda za obradu signala u stvarnom vremenu s latencijom manjom od jedne mikrosekunde prednost je.
  • Iskustvo s mješovitim analognim i digitalnim ASIC-ima prednost je.
  • Poznavanje ugađanja SERDES-a i osnova integriteta signala prednost je.
  • Iskustvo s CI/CD-om za hardver pomoću GitLab CI-ja i tijekova izgradnje i testiranja temeljenih na Dockeru prednost je.

Pogodnosti

  • Udio u vlasništvu tvrtke.
  • Poslodavac koji pruža jednake mogućnosti i predan je raznolikosti i uključivosti.
  • Razumne prilagodbe za osobe s invaliditetom.

Povezani poslovi