Cadence Design Systemsは、電子機器およびシステム設計向けのコンピューティングソフトウェア、ハードウェア、知的財産を開発しています。30年以上にわたるソフトウェアの専門知識とインテリジェントなシステム設計への注力を通じて、世界をリードする企業が設計構想を先進的な電子製品へと具現化できるよう支援しています。同社の技術は、ハイパースケールコンピューティング、5G通信、自動車、モバイル、航空宇宙、コンシューマー、産業、ヘルスケアなど、幅広い分野で活用されています。
チップリード、フィジカルデザインディレクター
データセンター、自動車、AI 分野の顧客向け先進 SoC プロジェクトで、Cadence のフィジカルデザインおよびデザイン・フォー・テスト業務を主導し、RTL から GDS までの提供を指揮します。複雑な半導体案件における PPA、タイミング、電力、スケジュールの収束を担います。
仕事内容
- 複雑な顧客 SoC プロジェクトで、RTL またはネットリストから GDS までのフィジカルデザインおよびデザイン・フォー・テストチームを主導します。
- 各案件のキックオフから最終的な GDS 納品まで、全工程を通じて顧客と直接連携します。
- 技術的な意思決定を行い、設計上のトレードオフを解決し、顧客の PPA とスケジュール目標を満たすソリューションを開発します。
- 適切なファウンドリプロセス、テクノロジーノード、ライブラリ、メモリコンパイラについて顧客に助言します。
- 製品機能と実装コストのバランスを取るサインオフ基準を定義します。
- Cadence 社内チームと技術プレゼンテーションに取り組み、社内 AI イニシアチブの推進に貢献します。
- 顧客または社内の RTL チームおよび論理合成チームと連携し、フィジカルデザインのフェーズゲート前に主要指標を達成します。
- Cadence のツール R&D と協力し、実装ツールと方法論を改善します。
- ベストプラクティスと得られた知見を整理・共有し、効率、プロジェクトの成功率、AI の導入を高めます。
応募要件
- フィジカルデザイン分野で 15 年以上の業界経験。
- コンピュータサイエンス、コンピュータエンジニアリング、電気工学、または関連分野の学士号。
- デジタル設計と半導体の基礎、静的タイミング解析、タイミング制約に関する深い理解。
- IC デジタル実装フローおよびバックエンド EDA ツールの実務経験。配置配線、クロックツリー合成、IR ドロップ解析、バックエンドタイミング、電力収束を含みます。
- トップレベルチッププロジェクトの設計収束を完了した実績。
- PPA 最適化に精通し、厳しい設計目標に対して性能、電力、面積のバランスを取る能力。
- 7nm 以下の先進プロセスノードでの実務経験。
- Tcl、Perl、Python などのスクリプト言語に習熟していること。
- 優れた顧客対応力、コミュニケーション力、問題解決力。
- 継続的に学習し、技術的専門性を広げる姿勢。
- RTL、DFT、CAD、ライブラリチームと効果的な技術パートナーシップを構築した経験。
- 歓迎：コンピュータサイエンス、コンピュータエンジニアリング、電気工学、または関連分野の修士号。
- 歓迎：合成、DFT、論理等価性検証を含むフロントエンド EDA および IC デジタル実装フローの経験。
- 歓迎：Genus、Innovus、Conformal、Tempus、Modus などの Cadence ツール、または ICC、ICC2、DC、PrimeTime などの同等ツールの経験。
- 歓迎：5nm 以下の先進プロセスノードでの経験。
- 歓迎：CPU、GPU、AI エンジン、ネットワークオンチップ、高速インターフェースなどの分野に関する専門知識。
- 歓迎：3D IC 設計の経験。
