
Cadence Design Systems tworzy oprogramowanie, sprzęt oraz własność intelektualną na potrzeby projektowania elektroniki i systemów. Dzięki ponad 30-letniemu doświadczeniu w tworzeniu oprogramowania i koncentracji na inteligentnym projektowaniu systemów firma pomaga czołowym organizacjom przekształcać koncepcje projektowe w zaawansowane produkty elektroniczne. Jej technologie wspierają działania w obszarach obliczeń hiperskalowych, łączności 5G, motoryzacji, urządzeń mobilnych, lotnictwa i kosmonautyki, elektroniki konsumenckiej, przemysłu oraz ochrony zdrowia.
Lider rozwoju układów scalonych, dyrektor projektowania fizycznego
Kieruj pracami Cadence w zakresie projektowania fizycznego i projektowania pod kątem testów dla zaawansowanych projektów SoC, nadzorując realizację od RTL do GDS dla klientów z sektora centrów danych, motoryzacji i AI. Odpowiadaj za domknięcie PPA, parametrów czasowych, poboru mocy i harmonogramu w złożonych projektach półprzewodnikowych.
Opis
- Kieruj zespołami projektowania fizycznego i projektowania pod kątem testów w złożonych projektach SoC klientów — od RTL lub netlisty do GDS.
- Bezpośrednio współpracuj z klientami przez cały czas trwania projektu, od rozpoczęcia prac do finalnego dostarczenia GDS.
- Podejmuj decyzje techniczne, rozwiązuj kompromisy projektowe i opracowuj rozwiązania spełniające docelowe parametry PPA oraz wymagania harmonogramu.
- Doradzaj klientom w wyborze odpowiednich procesów produkcyjnych, węzłów technologicznych, bibliotek i kompilatorów pamięci.
- Określaj kryteria sign-off, które równoważą funkcje produktu i koszt implementacji.
- Współpracuj z wewnętrznymi zespołami Cadence nad prezentacjami technicznymi i rozwojem wewnętrznych inicjatyw AI.
- Koordynuj działania z zespołami RTL i syntezy po stronie klienta lub wewnątrz organizacji, aby osiągnąć kluczowe wskaźniki przed bramką fazy projektowania fizycznego.
- Współpracuj z zespołami R&D narzędzi Cadence nad udoskonalaniem narzędzi implementacyjnych i metodyk.
- Dokumentuj i udostępniaj najlepsze praktyki oraz wnioski, aby zwiększać efektywność, powodzenie projektów i wykorzystanie AI.
Wymagania
- Co najmniej 15 lat doświadczenia zawodowego w projektowaniu fizycznym.
- Wykształcenie wyższe pierwszego stopnia w dziedzinie informatyki, inżynierii komputerowej, elektrotechniki lub pokrewnej dyscyplinie.
- Dobra znajomość projektowania cyfrowego i podstaw półprzewodników, a także statycznej analizy czasowej i ograniczeń czasowych.
- Praktyczne doświadczenie z przepływami cyfrowej implementacji układów scalonych i backendowymi narzędziami EDA, w tym rozmieszczaniem i trasowaniem, syntezą drzewa zegara, analizą spadków napięcia IR, backendową analizą czasową oraz domykaniem poboru mocy.
- Udokumentowana umiejętność przeprowadzania domknięcia projektu dla układów najwyższego poziomu.
- Ekspercka znajomość optymalizacji PPA oraz umiejętność równoważenia wydajności, poboru mocy i powierzchni względem wymagających celów projektowych.
- Doświadczenie z zaawansowanymi węzłami technologicznymi 7 nm lub mniejszymi.
- Biegłość w językach skryptowych, takich jak Tcl, Perl lub Python.
- Bardzo dobre umiejętności komunikacji z klientami i rozwiązywania problemów.
- Gotowość do ciągłego uczenia się i poszerzania wiedzy technicznej.
- Doświadczenie w budowaniu efektywnej współpracy technicznej z zespołami RTL, DFT, CAD i bibliotek.
- Mile widziane: tytuł magistra w dziedzinie informatyki, inżynierii komputerowej, elektrotechniki lub pokrewnej dyscyplinie.
- Mile widziane: doświadczenie z frontendowymi narzędziami EDA i przepływami cyfrowej implementacji układów scalonych, w tym syntezą, DFT i sprawdzaniem równoważności logicznej.
- Mile widziane: doświadczenie z narzędziami Cadence, takimi jak Genus, Innovus, Conformal, Tempus lub Modus, albo porównywalnymi narzędziami, w tym ICC, ICC2, DC lub PrimeTime.
- Mile widziane: doświadczenie z zaawansowanymi węzłami technologicznymi 5 nm lub mniejszymi.
- Mile widziana ekspertyza w takich obszarach jak CPU, GPU, silniki AI, sieci na chipie lub interfejsy wysokiej przepustowości.
- Mile widziane: doświadczenie w projektowaniu układów scalonych 3D.