Cadence Design Systems kehittää laskennallista ohjelmistoa, laitteistoa ja immateriaalioikeuksia elektroniikan ja järjestelmien suunnitteluun. Yli 30 vuoden ohjelmistoasiantuntemuksensa ja älykkääseen järjestelmäsuunnitteluun keskittymisensä ansiosta yritys auttaa johtavia organisaatioita muuttamaan suunnittelukonseptit edistyksellisiksi elektroniikkatuotteiksi. Sen teknologioita hyödynnetään hyperscale-laskennassa, 5G-viestinnässä, autoteollisuudessa, mobiiliteknologiassa, ilmailu- ja avaruusteollisuudessa, kuluttajatuotteissa, teollisuudessa ja terveydenhuollossa.
Sirujohtaja, fyysisen suunnittelun johtaja
Johda Cadencen fyysisen suunnittelun ja testattavuussuunnittelun hankkeita edistyneissä SoC-projekteissa ja ohjaa RTL:stä GDS:ään ulottuvaa toimitusta datakeskus-, auto- ja tekoälyasiakkaille. Vastaa PPA:n, ajoituksen, tehonkulutuksen ja aikataulun sulkemisesta vaativissa puolijohdeprojekteissa.
Kuvaus
- Johda fyysisen suunnittelun ja testattavuussuunnittelun tiimejä vaativissa asiakas-SoC-projekteissa RTL:stä tai netlistasta GDS:ään.
- Tee suoraa yhteistyötä asiakkaiden kanssa koko hankkeen ajan aloituksesta lopulliseen GDS-toimitukseen.
- Tee teknisiä päätöksiä, ratkaise suunnittelun kompromisseja ja kehitä ratkaisuja, jotka täyttävät asiakkaan PPA- ja aikataulutavoitteet.
- Neuvo asiakkaita sopivien valimoprosessien, teknologiakokojen, kirjastojen ja muistinkääntäjien valinnassa.
- Määritä hyväksyntäkriteerit, joissa tuotteen ominaisuudet ja toteutuskustannukset ovat tasapainossa.
- Työskentele Cadencen sisäisten tiimien kanssa teknisten esitysten ja sisäisten tekoälyaloitteiden edistämiseksi.
- Koordinoi asiakkaan tai sisäisten RTL- ja synteesitiimien kanssa, jotta keskeiset mittarit täyttyvät ennen fyysisen suunnittelun vaiheporttia.
- Tee yhteistyötä Cadencen työkalujen tuotekehityksen kanssa toteutustyökalujen ja menetelmien parantamiseksi.
- Dokumentoi ja jaa parhaat käytännöt sekä opit tehokkuuden, projektien onnistumisen ja tekoälyn käyttöönoton lisäämiseksi.
Vaatimukset
- Vähintään 15 vuoden työkokemus fyysisestä suunnittelusta.
- Alempi korkeakoulututkinto tietojenkäsittelytieteestä, tietotekniikasta, sähkötekniikasta tai vastaavalta alalta.
- Vahva digitaalisen suunnittelun ja puolijohteiden perusteiden tuntemus sekä staattisen ajoitusanalyysin ja ajoitusrajoitteiden hallinta.
- Käytännön kokemus IC-piirien digitaalisista toteutusvirroista ja backend-EDA-työkaluista, mukaan lukien sijoittelu ja reititys, kellopuu-synteesi, IR-jännitehäviöanalyysi, backend-ajoitus ja tehonsulku.
- Osoitettu kyky saattaa huipputason siruprojektit suunnittelun sulkemiseen.
- PPA-optimoinnin asiantuntemus sekä suorituskyvyn, tehonkulutuksen ja pinta-alan tasapainottaminen vaativia suunnittelutavoitteita vasten.
- Kokemus edistyneistä prosessikooista, joiden viivanleveys on 7 nm tai pienempi.
- Skriptikielten, kuten T cl:n, Perlin tai Pythonin, hallinta.
- Vahvat asiakasviestintä- ja ongelmanratkaisutaidot.
- Sitoutuminen jatkuvaan oppimiseen ja teknisen osaamisen laajentamiseen.
- Kokemus tehokkaiden teknisten yhteistyösuhteiden rakentamisesta RTL-, DFT-, CAD- ja kirjastotiimien kanssa.
- Eduksi: ylempi korkeakoulututkinto tietojenkäsittelytieteestä, tietotekniikasta, sähkötekniikasta tai vastaavalta alalta.
- Eduksi: kokemus frontend-EDA- ja IC-piirien digitaalisista toteutusvirroista, mukaan lukien synteesi, DFT ja loogisen ekvivalenssin tarkistus.
- Eduksi: kokemus Cadence-työkaluista, kuten Genus, Innovus, Conformal, Tempus ja Modus, tai vastaavista työkaluista, kuten ICC, ICC2, DC ja PrimeTime.
- Eduksi: kokemus edistyneistä prosessikooista, joiden viivanleveys on 5 nm tai pienempi.
- Eduksi: asiantuntemus esimerkiksi suorittimista, grafiikkasuorittimista, tekoälymoottoreista, sirujen välisistä verkoista tai nopeista liitännöistä.
- Eduksi: kokemus 3D-IC-piirien suunnittelusta.