Cadence Design Systems vyvíja výpočtový softvér, hardvér a duševné vlastníctvo pre návrh elektroniky a systémov. Vďaka viac ako 30 rokom skúseností s vývojom softvéru a zameraniu na inteligentný návrh systémov pomáha popredným organizáciám premieňať návrhové koncepty na pokročilé elektronické produkty. Jej technológie podporujú činnosť v oblastiach hyperskalárnych výpočtových systémov, komunikácie 5G, automobilového priemyslu, mobilných zariadení, letectva a kozmonautiky, spotrebnej elektroniky, priemyslu a zdravotníctva.
Vedúci čipu, riaditeľ fyzického návrhu
Budete viesť fyzický návrh a návrh na testovanie spoločnosti Cadence pre pokročilé projekty SoC a riadiť dodávku od RTL po GDS pre zákazníkov z oblasti dátových centier, automobilového priemyslu a umelej inteligencie. Budete zodpovedať za uzavretie PPA, časovania, spotreby energie a harmonogramu v rámci komplexných polovodičových projektov.
Popis
- Budete viesť tímy fyzického návrhu a návrhu na testovanie pri komplexných zákazníckych projektoch SoC od RTL alebo netlistu až po GDS.
- Počas celého projektu, od úvodného stretnutia až po finálne dodanie GDS, budete priamo spolupracovať so zákazníkmi.
- Budete prijímať technické rozhodnutia, riešiť kompromisy v návrhu a vyvíjať riešenia, ktoré spĺňajú zákaznícke ciele PPA a harmonogramu.
- Budete zákazníkom poskytovať poradenstvo pri výbere vhodných výrobných procesov, technologických uzlov, knižníc a kompilátorov pamätí.
- Budete definovať kritériá finálneho schválenia, ktoré vyvážia produktové funkcie a náklady na implementáciu.
- Budete spolupracovať s internými tímami Cadence na technických prezentáciách a rozvoji interných iniciatív v oblasti umelej inteligencie.
- Budete koordinovať spoluprácu so zákazníckymi alebo internými tímami RTL a syntézy s cieľom splniť kľúčové metriky pred kontrolným bodom fázy fyzického návrhu.
- Budete spolupracovať s výskumnými a vývojovými tímami nástrojov Cadence na zlepšovaní implementačných nástrojov a metodík.
- Budete zaznamenávať a zdieľať osvedčené postupy a získané poznatky s cieľom zvýšiť efektivitu, úspešnosť projektov a prijatie umelej inteligencie.
Požiadavky
- Minimálne 15 rokov praxe v oblasti fyzického návrhu.
- Vysokoškolské vzdelanie v odbore informatika, počítačové inžinierstvo, elektrotechnické inžinierstvo alebo v príbuznej oblasti.
- Hlboké znalosti digitálneho návrhu a základov polovodičov, ako aj statickej analýzy časovania a časovacích obmedzení.
- Praktické skúsenosti s digitálnymi implementačnými tokmi pre integrované obvody a backendovými nástrojmi EDA vrátane umiestňovania a smerovania, syntézy stromu hodín, analýzy úbytku napätia IR, backendového časovania a uzatvárania spotreby energie.
- Preukázaná schopnosť dokončiť uzavretie návrhu projektov čipov na najvyššej úrovni.
- Odbornosť v optimalizácii PPA a vo vyvažovaní výkonu, spotreby energie a plochy voči náročným cieľom návrhu.
- Skúsenosti s pokročilými technologickými uzlami 7 nm alebo menšími.
- Znalosť skriptovacích jazykov, ako sú Tcl, Perl alebo Python.
- Výborné komunikačné a problémové schopnosti pri práci so zákazníkmi.
- Ochota neustále sa vzdelávať a rozširovať technickú odbornosť.
- Skúsenosti s budovaním efektívnej technickej spolupráce s tímami RTL, DFT, CAD a knižníc.
- Preferované: Magisterské vzdelanie v odbore informatika, počítačové inžinierstvo, elektrotechnické inžinierstvo alebo v príbuznej oblasti.
- Preferované: Skúsenosti s front-endovými EDA a digitálnymi implementačnými tokmi pre integrované obvody vrátane syntézy, DFT a kontroly logickej ekvivalencie.
- Preferované: Skúsenosti s nástrojmi Cadence, ako sú Genus, Innovus, Conformal, Tempus a Modus, alebo s porovnateľnými nástrojmi vrátane ICC, ICC2, DC a PrimeTime.
- Preferované: Skúsenosti s pokročilými technologickými uzlami 5 nm alebo menšími.
- Preferované: Odbornosť v oblastiach, ako sú CPU, GPU, akcelerátory umelej inteligencie, siete na čipe alebo vysokorýchlostné rozhrania.
- Preferované: Skúsenosti s návrhom 3D integrovaných obvodov.