Cadence Design Systems 致力于开发用于电子与系统设计的计算软件、硬件和知识产权。凭借超过 30 年的软件专业经验，以及对智能系统设计的专注，公司帮助众多领先企业将设计构想转化为先进的电子产品。其技术广泛应用于超大规模计算、5G 通信、汽车、移动设备、航空航天、消费电子、工业和医疗健康等领域。
芯片负责人，物理设计总监
负责 Cadence 面向数据中心、汽车和 AI 客户的先进 SoC 项目中的物理设计与可测试性设计工作，指导从 RTL 到 GDS 的交付。负责复杂半导体项目的 PPA、时序、功耗和进度收敛。
描述
- 负责复杂客户 SoC 项目中的物理设计和可测试性设计团队，覆盖从 RTL 或网表到 GDS 的完整流程。
- 在每个项目周期内直接与客户合作，从项目启动一直到最终 GDS 交付。
- 做出技术决策，解决设计权衡问题，并制定满足客户 PPA 和进度目标的方案。
- 为客户提供晶圆厂工艺、技术节点、标准单元库和存储器编译器方面的建议。
- 制定在产品功能与实现成本之间取得平衡的签核标准。
- 与 Cadence 内部团队合作开展技术演示，并推动内部 AI 计划的发展。
- 协调客户或内部 RTL 与综合团队，在物理设计阶段关卡前达成关键指标。
- 与 Cadence 工具研发团队合作，改进实现工具和方法学。
- 总结并分享最佳实践和经验教训，以提升效率、项目成功率和 AI 采用率。
任职要求
- 至少 15 年物理设计行业经验。
- 计算机科学、计算机工程、电气工程或相关专业学士学位。
- 深入理解数字设计和半导体基础知识，以及静态时序分析和时序约束。
- 具备 IC 数字实现流程和后端 EDA 工具的实践经验，包括布局布线、时钟树综合、IR 压降分析、后端时序和功耗收敛。
- 具备完成顶层芯片项目设计收敛的成功经验。
- 精通 PPA 优化，能够在严格的设计目标下平衡性能、功耗和面积。
- 具备 7nm 或更先进工艺节点的工作经验。
- 熟练使用 Tcl、Perl 或 Python 等脚本语言。
- 具备出色的客户沟通和问题解决能力。
- 致力于持续学习并拓展技术专长。
- 具备与 RTL、DFT、CAD 和标准单元库团队建立有效技术合作关系的经验。
- 优先考虑：具备计算机科学、计算机工程、电气工程或相关专业硕士学位。
- 优先考虑：具备前端 EDA 和 IC 数字实现流程经验，包括综合、DFT 和逻辑等价性检查。
- 优先考虑：具备 Cadence Genus、Innovus、Conformal、Tempus、Modus 等工具的经验，或具备 ICC、ICC2、DC、PrimeTime 等同类工具的经验。
- 优先考虑：具备 5nm 或更先进工艺节点的经验。
- 优先考虑：具备 CPU、GPU、AI 引擎、片上网络或高速接口等领域的专业经验。
- 优先考虑：具备 3D IC 设计经验。