Cadence Design Systems พัฒนาซอฟต์แวร์คอมพิวเตอร์ ฮาร์ดแวร์ และทรัพย์สินทางปัญญาสำหรับการออกแบบอิเล็กทรอนิกส์และระบบ ด้วยประสบการณ์ด้านซอฟต์แวร์มากกว่า 30 ปีและมุ่งเน้นการออกแบบระบบอัจฉริยะ บริษัทช่วยให้องค์กรชั้นนำเปลี่ยนแนวคิดด้านการออกแบบให้เป็นผลิตภัณฑ์อิเล็กทรอนิกส์ขั้นสูง เทคโนโลยีของบริษัทสนับสนุนการทำงานในหลากหลายอุตสาหกรรมและการใช้งาน ทั้งการประมวลผลแบบไฮเปอร์สเกล การสื่อสาร 5G ยานยนต์ อุปกรณ์เคลื่อนที่ อากาศยานและอวกาศ สินค้าอุปโภคบริโภค ภาคอุตสาหกรรม และการดูแลสุขภาพ
ผู้อำนวยการฝ่ายออกแบบกายภาพชิป
เป็นผู้นำด้านการออกแบบกายภาพและการออกแบบเพื่อการทดสอบของ Cadence สำหรับโครงการ SoC ขั้นสูง พร้อมกำกับการส่งมอบตั้งแต่ RTL ถึง GDS ให้แก่ลูกค้าในธุรกิจศูนย์ข้อมูล ยานยนต์ และ AI รับผิดชอบการปิดงานด้าน PPA เวลา กำลังไฟ และกำหนดการสำหรับโครงการเซมิคอนดักเตอร์ที่ซับซ้อน
รายละเอียด
- เป็นผู้นำทีมออกแบบกายภาพและทีมออกแบบเพื่อการทดสอบในโครงการ SoC ที่ซับซ้อนของลูกค้า ตั้งแต่ RTL หรือ netlist จนถึง GDS
- ทำงานร่วมกับลูกค้าโดยตรงตลอดการดำเนินโครงการ ตั้งแต่การเริ่มต้นโครงการจนถึงการส่งมอบ GDS ขั้นสุดท้าย
- ตัดสินใจด้านเทคนิค แก้ไขข้อแลกเปลี่ยนในการออกแบบ และพัฒนาโซลูชันที่ตอบสนองเป้าหมาย PPA และกำหนดการของลูกค้า
- ให้คำแนะนำลูกค้าเกี่ยวกับกระบวนการผลิตของโรงงานรับจ้างผลิต โหนดเทคโนโลยี ไลบรารี และคอมไพเลอร์หน่วยความจำที่เหมาะสม
- กำหนดเกณฑ์ sign-off ที่สร้างสมดุลระหว่างฟีเจอร์ของผลิตภัณฑ์กับต้นทุนการนำไปใช้งาน
- ทำงานร่วมกับทีม Cadence ภายในเพื่อจัดทำการนำเสนอด้านเทคนิคและผลักดันโครงการริเริ่มด้าน AI ภายในองค์กร
- ประสานงานกับทีม RTL และทีมสังเคราะห์ของลูกค้าหรือทีมภายใน เพื่อให้บรรลุตัวชี้วัดสำคัญก่อนผ่านประตูเข้าสู่ระยะการออกแบบกายภาพ
- ทำงานร่วมกับฝ่ายวิจัยและพัฒนาเครื่องมือของ Cadence เพื่อปรับปรุงเครื่องมือและวิธีการนำไปใช้งาน
- รวบรวมและแบ่งปันแนวทางปฏิบัติที่ดีที่สุดกับบทเรียนที่ได้รับ เพื่อเพิ่มประสิทธิภาพ ความสำเร็จของโครงการ และการนำ AI ไปใช้
คุณสมบัติ
- มีประสบการณ์ในอุตสาหกรรมด้านการออกแบบกายภาพอย่างน้อย 15 ปี
- วุฒิปริญญาตรีด้านวิทยาการคอมพิวเตอร์ วิศวกรรมคอมพิวเตอร์ วิศวกรรมไฟฟ้า หรือสาขาที่เกี่ยวข้อง
- มีความเข้าใจอย่างดีเกี่ยวกับการออกแบบดิจิทัลและพื้นฐานเซมิคอนดักเตอร์ รวมถึงการวิเคราะห์เวลาสถิตและข้อจำกัดด้านเวลา
- มีประสบการณ์ปฏิบัติงานกับโฟลว์การนำวงจรดิจิทัล IC ไปใช้งานและเครื่องมือ EDA แบ็กเอนด์ รวมถึงการวางและเดินสาย การสังเคราะห์ต้นไม้นาฬิกา การวิเคราะห์แรงดันตก IR การวิเคราะห์เวลาแบ็กเอนด์ และการปิดงานด้านกำลังไฟ
- มีความสามารถที่พิสูจน์แล้วในการปิดงานออกแบบสำหรับโครงการชิประดับท็อปเลเวล
- มีความเชี่ยวชาญด้านการเพิ่มประสิทธิภาพ PPA และการสร้างสมดุลระหว่างประสิทธิภาพ กำลังไฟ และพื้นที่ให้สอดคล้องกับเป้าหมายการออกแบบที่เข้มงวด
- มีประสบการณ์ทำงานกับโหนดกระบวนการขั้นสูงที่ 7nm หรือต่ำกว่า
- มีความเชี่ยวชาญด้านภาษาสคริปต์ เช่น Tcl, Perl หรือ Python
- มีทักษะการสื่อสารกับลูกค้าและการแก้ปัญหาที่ดี
- มุ่งมั่นเรียนรู้อย่างต่อเนื่องและขยายความเชี่ยวชาญด้านเทคนิค
- มีประสบการณ์สร้างความร่วมมือด้านเทคนิคที่มีประสิทธิผลกับทีม RTL, DFT, CAD และไลบรารี
- พิจารณาเป็นพิเศษ: วุฒิปริญญาโทด้านวิทยาการคอมพิวเตอร์ วิศวกรรมคอมพิวเตอร์ วิศวกรรมไฟฟ้า หรือสาขาที่เกี่ยวข้อง
- พิจารณาเป็นพิเศษ: มีประสบการณ์กับโฟลว์ EDA ฟรอนต์เอนด์และการนำวงจรดิจิทัล IC ไปใช้งาน รวมถึงการสังเคราะห์ DFT และการตรวจสอบความเทียบเท่าทางตรรกะ
- พิจารณาเป็นพิเศษ: มีประสบการณ์ใช้เครื่องมือ Cadence เช่น Genus, Innovus, Conformal, Tempus, Modus หรือเครื่องมือเทียบเท่า เช่น ICC, ICC2, DC หรือ PrimeTime
- พิจารณาเป็นพิเศษ: มีประสบการณ์กับโหนดกระบวนการขั้นสูงที่ 5nm หรือต่ำกว่า
- พิจารณาเป็นพิเศษ: มีความเชี่ยวชาญในโดเมนต่าง ๆ เช่น CPU, GPU, เครื่องยนต์ AI, เครือข่ายบนชิป หรืออินเทอร์เฟซความเร็วสูง
- พิจารณาเป็นพิเศษ: มีประสบการณ์ด้านการออกแบบ IC 3D