Cadence Design Systems
Cadence Design Systems
Cadence Design Systems utvecklar programvara, hårdvara och immateriella rättigheter för elektronik- och systemdesign. Med mer än 30 års erfarenhet av programvara och fokus på intelligent systemdesign hjälper företaget ledande organisationer att omvandla designkoncept till avancerade elektroniska produkter. Tekniken stödjer arbete inom hyperskalig databehandling, 5G-kommunikation, fordonsindustrin, mobil teknik, flyg- och rymdindustrin samt konsument-, industri- och hälsovårdsapplikationer.

Chipansvarig, chef för fysisk design

Leda Cadences arbete med fysisk design och design för test för avancerade SoC-projekt och styra leveransen från RTL till GDS för kunder inom datacenter, fordonsindustrin och AI. Ansvara för PPA, timing, effekt och tidsplanering i komplexa halvledaruppdrag.

Beskrivning

  • Leda team inom fysisk design och design för test i komplexa kundprojekt för SoC från RTL eller netlista till GDS.
  • Samarbeta direkt med kunder under hela uppdraget, från uppstart till slutlig GDS-leverans.
  • Fatta tekniska beslut, lösa designavvägningar och utveckla lösningar som uppfyller kundernas mål för PPA och tidsplan.
  • Rådgöra kunder om lämpliga tillverkningsprocesser, teknologinoder, bibliotek och minneskompilatorer.
  • Definiera kriterier för sign-off som balanserar produktfunktioner och implementeringskostnad.
  • Arbeta med interna Cadence-team med tekniska presentationer och utvecklingen av interna AI-initiativ.
  • Samordna med kundens eller interna RTL- och syntesteam för att uppfylla viktiga mätvärden före fasgrinden för fysisk design.
  • Samarbeta med Cadences forskning och utveckling för verktyg för att förbättra implementeringsverktyg och metoder.
  • Dokumentera och dela bästa praxis och lärdomar för att öka effektiviteten, projektframgången och användningen av AI.

Krav

  • Minst 15 års branscherfarenhet inom fysisk design.
  • Kandidatexamen i datavetenskap, datorteknik, elektroteknik eller ett närliggande område.
  • Djup förståelse för digital design och halvledargrunder samt statisk tidsanalys och timingbegränsningar.
  • Praktisk erfarenhet av digitala implementeringsflöden för IC och backendverktyg för EDA, inklusive placering och routning, klockträdssyntes, analys av IR-spänningsfall, backend-timing och effektoptimering.
  • Dokumenterad förmåga att slutföra design closure för chipprojekt på toppnivå.
  • Expertis inom PPA-optimering och att balansera prestanda, effekt och area mot krävande designmål.
  • Erfarenhet av avancerade processtekniknoder på 7 nm eller mindre.
  • Goda kunskaper i skriptspråk som Tcl, Perl eller Python.
  • Stark kommunikations- och problemlösningsförmåga i kundkontakter.
  • Engagemang för kontinuerligt lärande och breddning av teknisk kompetens.
  • Erfarenhet av att bygga effektiva tekniska samarbeten med RTL-, DFT-, CAD- och biblioteksteam.
  • Meriterande: masterexamen i datavetenskap, datorteknik, elektroteknik eller ett närliggande område.
  • Meriterande: erfarenhet av frontend-EDA och digitala implementeringsflöden för IC, inklusive syntes, DFT och kontroll av logisk ekvivalens.
  • Meriterande: erfarenhet av Cadence-verktyg som Genus, Innovus, Conformal, Tempus och Modus, eller jämförbara verktyg som ICC, ICC2, DC eller PrimeTime.
  • Meriterande: erfarenhet av avancerade processtekniknoder på 5 nm eller mindre.
  • Meriterande: expertis inom områden som CPU:er, GPU:er, AI-motorer, nätverk på chip eller höghastighetsgränssnitt.
  • Meriterande: erfarenhet av 3D-IC-design.

Relaterade jobb

Maxibook OÜ

Bidragsgivare inom vetenskapligt språk och AI-anpassning

Maxibook OÜ

Hjälp AI-utbildningsstartupen Maxibook att anpassa engelskt vetenskapligt innehåll för koreansk-, japansk- eller arabiskspråkiga målgrupper. Bedöm AI-genererat material utifrån begreppslig korrekthet, naturligt språk och akademisk trovärdighet.

Öppna