Cadence Design Systems 致力於開發用於電子與系統設計的運算軟體、硬體及智慧財產。憑藉超過 30 年的軟體專業經驗，以及對智慧系統設計的專注，公司協助眾多領先企業將設計構想轉化為先進的電子產品。其技術廣泛應用於超大規模運算、5G 通訊、汽車、行動裝置、航太、消費電子、工業及醫療保健等領域。
晶片負責人，實體設計總監
負責 Cadence 面向資料中心、汽車與 AI 客戶的先進 SoC 專案中的實體設計與可測試性設計工作，指導從 RTL 到 GDS 的交付。負責複雜半導體專案的 PPA、時序、功耗與進度收斂。
說明
- 負責複雜客戶 SoC 專案中的實體設計與可測試性設計團隊，涵蓋從 RTL 或網表到 GDS 的完整流程。
- 在每個專案週期內直接與客戶合作，從專案啟動一直到最終 GDS 交付。
- 做出技術決策，解決設計取捨問題，並制定符合客戶 PPA 與進度目標的方案。
- 為客戶提供晶圓廠製程、技術節點、標準元件庫與記憶體編譯器方面的建議。
- 制定在產品功能與實作成本之間取得平衡的簽核標準。
- 與 Cadence 內部團隊合作進行技術簡報，並推動內部 AI 計畫的發展。
- 協調客戶或內部 RTL 與綜合團隊，在實體設計階段關卡前達成關鍵指標。
- 與 Cadence 工具研發團隊合作，改善實作工具與方法學。
- 整理並分享最佳實務與經驗教訓，以提升效率、專案成功率與 AI 採用率。
職位要求
- 至少 15 年實體設計產業經驗。
- 具備電腦科學、電腦工程、電機工程或相關學科學士學位。
- 深入理解數位設計與半導體基礎知識，以及靜態時序分析與時序約束。
- 具備 IC 數位實作流程與後端 EDA 工具的實務經驗，包括佈局繞線、時脈樹合成、IR 壓降分析、後端時序與功耗收斂。
- 具備完成頂層晶片專案設計收斂的成功經驗。
- 精通 PPA 最佳化，能在嚴格的設計目標下平衡效能、功耗與面積。
- 具備 7nm 或更先進製程節點的工作經驗。
- 熟悉使用 Tcl、Perl 或 Python 等指令碼語言。
- 具備出色的客戶溝通與問題解決能力。
- 致力於持續學習並拓展技術專長。
- 具備與 RTL、DFT、CAD 及標準元件庫團隊建立有效技術合作關係的經驗。
- 優先考慮：具備電腦科學、電腦工程、電機工程或相關學科碩士學位。
- 優先考慮：具備前端 EDA 與 IC 數位實作流程經驗，包括合成、DFT 與邏輯等價性檢查。
- 優先考慮：具備 Cadence Genus、Innovus、Conformal、Tempus、Modus 等工具的經驗，或具備 ICC、ICC2、DC、PrimeTime 等同類工具的經驗。
- 優先考慮：具備 5nm 或更先進製程節點的經驗。
- 優先考慮：具備 CPU、GPU、AI 引擎、晶片上網路或高速介面等領域的專業經驗。
- 優先考慮：具備 3D IC 設計經驗。