Cadence Design Systems는 전자 및 시스템 설계를 위한 컴퓨팅 소프트웨어, 하드웨어, 지식재산을 개발합니다. 30년이 넘는 소프트웨어 전문성과 지능형 시스템 설계에 대한 집중을 바탕으로, 주요 기업들이 설계 구상을 첨단 전자 제품으로 구현할 수 있도록 지원합니다. 이 회사의 기술은 하이퍼스케일 컴퓨팅, 5G 통신, 자동차, 모바일, 항공우주, 소비자 제품, 산업, 헬스케어 등 다양한 분야에서 활용됩니다.
칩 리드, 물리 설계 디렉터
데이터센터, 자동차 및 AI 고객을 위한 첨단 SoC 프로젝트에서 Cadence의 물리 설계와 테스트 용이성 설계를 이끌고 RTL부터 GDS까지의 납품을 지휘합니다. 복잡한 반도체 프로젝트 전반의 PPA, 타이밍, 전력 및 일정 수렴을 책임집니다.
설명
- 복잡한 고객 SoC 프로젝트에서 RTL 또는 넷리스트부터 GDS까지 물리 설계 및 테스트 용이성 설계 팀을 이끕니다.
- 각 프로젝트의 킥오프부터 최종 GDS 납품까지 전 과정에서 고객과 직접 협업합니다.
- 기술적 의사결정을 내리고 설계 트레이드오프를 해결하며 고객의 PPA 및 일정 목표를 충족하는 솔루션을 개발합니다.
- 적합한 파운드리 공정, 기술 노드, 라이브러리 및 메모리 컴파일러에 대해 고객에게 조언합니다.
- 제품 기능과 구현 비용의 균형을 맞추는 사인오프 기준을 정의합니다.
- Cadence 내부 팀과 기술 프레젠테이션을 진행하고 내부 AI 이니셔티브의 발전에 기여합니다.
- 고객 또는 내부 RTL 및 합성 팀과 협력하여 물리 설계 단계 게이트 전에 핵심 지표를 충족합니다.
- Cadence 도구 연구개발팀과 협력하여 구현 도구와 방법론을 개선합니다.
- 모범 사례와 교훈을 정리하고 공유하여 효율성, 프로젝트 성공률 및 AI 도입을 높입니다.
지원 자격
- 물리 설계 분야에서 최소 15년의 업계 경력.
- 컴퓨터 과학, 컴퓨터 공학, 전기공학 또는 관련 분야의 학사 학위.
- 디지털 설계와 반도체 기초, 정적 타이밍 분석 및 타이밍 제약에 대한 높은 이해도.
- 배치 및 배선, 클록 트리 합성, IR 드롭 분석, 백엔드 타이밍 및 전력 수렴을 포함한 IC 디지털 구현 플로우와 백엔드 EDA 도구의 실무 경험.
- 톱레벨 칩 프로젝트의 설계 수렴을 완료한 입증된 경험.
- PPA 최적화 전문성과 까다로운 설계 목표에 맞춰 성능, 전력 및 면적을 균형 있게 조정하는 능력.
- 7nm 이하의 첨단 공정 노드에서 근무한 경험.
- Tcl, Perl 또는 Python과 같은 스크립팅 언어 사용 능력.
- 뛰어난 고객 대면 커뮤니케이션 및 문제 해결 능력.
- 지속적으로 학습하고 기술 전문성을 확장하려는 자세.
- RTL, DFT, CAD 및 라이브러리 팀과 효과적인 기술 파트너십을 구축한 경험.
- 우대: 컴퓨터 과학, 컴퓨터 공학, 전기공학 또는 관련 분야의 석사 학위.
- 우대: 합성, DFT 및 논리 등가성 검사를 포함한 프런트엔드 EDA 및 IC 디지털 구현 플로우 경험.
- 우대: Genus, Innovus, Conformal, Tempus, Modus 등의 Cadence 도구 또는 ICC, ICC2, DC, PrimeTime 등의 동급 도구 경험.
- 우대: 5nm 이하의 첨단 공정 노드 경험.
- 우대: CPU, GPU, AI 엔진, 네트워크 온 칩 또는 고속 인터페이스와 같은 분야의 전문성.
- 우대: 3D IC 설계 경험.
