Cadence Design Systems
Cadence Design Systems
Cadence Design Systems udvikler software, hardware og immaterielle rettigheder til elektronik- og systemdesign. Med mere end 30 års softwareekspertise og fokus på intelligent systemdesign hjælper virksomheden førende organisationer med at omdanne designkoncepter til avancerede elektroniske produkter. Teknologierne understøtter arbejde inden for hyperskala-computing, 5G-kommunikation, bilindustrien, mobilteknologi, luft- og rumfart samt forbruger-, industri- og sundhedsapplikationer.

Chipansvarlig, direktør for fysisk design

Lede Cadences arbejde med fysisk design og design-for-test for avancerede SoC-projekter og styre leverancen fra RTL til GDS for kunder inden for datacentre, bilindustrien og AI. Have ansvar for PPA, timing, effekt og tidsplan i komplekse halvlederopgaver.

Beskrivelse

  • Lede teams inden for fysisk design og design-for-test i komplekse kunders SoC-projekter fra RTL eller netliste til GDS.
  • Samarbejde direkte med kunder gennem hele opgaven, fra opstart til den endelige GDS-leverance.
  • Træffe tekniske beslutninger, løse designafvejninger og udvikle løsninger, der opfylder kundernes mål for PPA og tidsplan.
  • Rådgive kunder om egnede foundry-processer, teknologinoder, biblioteker og hukommelseskompilatorer.
  • Definere sign-off-kriterier, der balancerer produktfunktioner og implementeringsomkostninger.
  • Arbejde sammen med interne Cadence-teams om tekniske præsentationer og udviklingen af interne AI-initiativer.
  • Koordinere med kundens eller interne RTL- og synteseteams for at nå vigtige målepunkter før fasegaten for fysisk design.
  • Samarbejde med Cadences værktøjsforskning og -udvikling om at forbedre implementeringsværktøjer og metoder.
  • Dokumentere og dele bedste praksis og erfaringer for at øge effektiviteten, projektsuccesen og anvendelsen af AI.

Krav

  • Mindst 15 års brancheerfaring inden for fysisk design.
  • Bachelorgrad i datalogi, computerteknik, elektroteknik eller et beslægtet område.
  • Stærk forståelse af digitalt design og grundlæggende halvlederteknik samt statisk timinganalyse og timingbegrænsninger.
  • Praktisk erfaring med digitale IC-implementeringsflows og backend-EDA-værktøjer, herunder placering og routning, clock tree-syntese, analyse af IR-spændingsfald, backend-timing og effektlukning.
  • Dokumenteret evne til at gennemføre designlukning for chipprojekter på topniveau.
  • Ekspertise i PPA-optimering og i at afveje ydeevne, effekt og areal mod krævende designmål.
  • Erfaring med avancerede procesnoder på 7 nm eller mindre.
  • Gode færdigheder i scriptsprog som Tcl, Perl eller Python.
  • Stærke kommunikations- og problemløsningsevner i kundevendte sammenhænge.
  • Engagement i løbende læring og udvidelse af teknisk ekspertise.
  • Erfaring med at opbygge effektive tekniske samarbejder med RTL-, DFT-, CAD- og biblioteksteams.
  • Foretrukket: kandidatgrad i datalogi, computerteknik, elektroteknik eller et beslægtet område.
  • Foretrukket: erfaring med frontend-EDA og digitale IC-implementeringsflows, herunder syntese, DFT og kontrol af logisk ækvivalens.
  • Foretrukket: erfaring med Cadence-værktøjer som Genus, Innovus, Conformal, Tempus og Modus eller sammenlignelige værktøjer som ICC, ICC2, DC eller PrimeTime.
  • Foretrukket: erfaring med avancerede procesnoder på 5 nm eller mindre.
  • Foretrukket: ekspertise inden for områder som CPU'er, GPU'er, AI-motorer, netværk på chip eller højhastighedsinterfaces.
  • Foretrukket: erfaring med 3D-IC-design.

Relaterede job