Cadence Design Systems vyvíjí software, hardware a duševní vlastnictví pro návrh elektroniky a systémů. Díky více než 30 letům zkušeností s vývojem softwaru a zaměření na inteligentní návrh systémů pomáhá předním organizacím proměňovat návrhové koncepty v pokročilé elektronické produkty. Její technologie podporují práci v oblastech hyperskalárních výpočtů, komunikace 5G, automobilového průmyslu, mobilních zařízení, letectví a kosmonautiky, spotřební elektroniky, průmyslu a zdravotnictví.
Vedoucí vývoje čipů, ředitel fyzického návrhu
Veďte v Cadence fyzický návrh a návrh pro testování pokročilých projektů SoC a řiďte jejich realizaci od RTL po GDS pro zákazníky z oblasti datových center, automobilového průmyslu a umělé inteligence. Odpovídejte za uzavření PPA, časování, spotřeby energie a harmonogramu v rámci komplexních polovodičových projektů.
Popis
- Veďte týmy fyzického návrhu a návrhu pro testování v komplexních zákaznických projektech SoC od RTL nebo netlistu až po GDS.
- Přímo spolupracujte se zákazníky po celou dobu projektu, od úvodního jednání až po finální dodání GDS.
- Přijímejte technická rozhodnutí, řešte kompromisy v návrhu a vyvíjejte řešení splňující cíle PPA a požadavky harmonogramu.
- Poskytujte zákazníkům poradenství při výběru vhodných výrobních procesů, technologických uzlů, knihoven a kompilátorů pamětí.
- Definujte kritéria sign-off, která vyvažují funkce produktu a náklady na implementaci.
- Spolupracujte s interními týmy Cadence na technických prezentacích a rozvoji interních iniciativ v oblasti AI.
- Koordinujte práci se zákaznickými nebo interními týmy RTL a syntézy, aby byly před kontrolním bodem fáze fyzického návrhu splněny klíčové metriky.
- Spolupracujte s týmy výzkumu a vývoje nástrojů Cadence na zlepšování implementačních nástrojů a metodik.
- Zachycujte a sdílejte osvědčené postupy a získané zkušenosti s cílem zvýšit efektivitu, úspěšnost projektů a využití AI.
Požadavky
- Nejméně 15 let praxe v oboru fyzického návrhu.
- Bakalářský titul v oboru informatiky, počítačového inženýrství, elektrotechniky nebo příbuzném oboru.
- Dobrá znalost digitálního návrhu a základů polovodičů, statické časové analýzy a časových omezení.
- Praktické zkušenosti s toky digitální implementace integrovaných obvodů a backendovými nástroji EDA včetně umisťování a propojování, syntézy stromu hodin, analýzy úbytku napětí IR, backendové časové analýzy a uzavření spotřeby energie.
- Prokázaná schopnost dokončit uzavření návrhu pro projekty čipů na nejvyšší úrovni.
- Odborná znalost optimalizace PPA a schopnost vyvažovat výkon, spotřebu energie a plochu vůči náročným návrhovým cílům.
- Zkušenosti s pokročilými technologickými uzly 7 nm nebo menšími.
- Znalost skriptovacích jazyků, jako jsou Tcl, Perl nebo Python.
- Výborné komunikační dovednosti při jednání se zákazníky a schopnost řešit problémy.
- Ochota průběžně se učit a rozšiřovat technické znalosti.
- Zkušenosti s budováním efektivní technické spolupráce s týmy RTL, DFT, CAD a knihoven.
- Výhodou: magisterský titul v oboru informatiky, počítačového inženýrství, elektrotechniky nebo příbuzném oboru.
- Výhodou: zkušenosti s frontendovými nástroji EDA a toky digitální implementace integrovaných obvodů včetně syntézy, DFT a kontroly logické ekvivalence.
- Výhodou: zkušenosti s nástroji Cadence, jako jsou Genus, Innovus, Conformal, Tempus nebo Modus, případně srovnatelnými nástroji včetně ICC, ICC2, DC nebo PrimeTime.
- Výhodou: zkušenosti s pokročilými technologickými uzly 5 nm nebo menšími.
- Výhodou: odbornost v oblastech, jako jsou CPU, GPU, AI akcelerátory, sítě na čipu nebo vysokorychlostní rozhraní.
- Výhodou: zkušenosti s návrhem 3D integrovaných obvodů.