Cadence Design Systems разработва изчислителен софтуер, хардуер и интелектуална собственост за проектиране на електроника и системи. С над 30 години опит в разработването на софтуер и фокус върху интелигентното проектиране на системи компанията помага на водещи организации да превръщат концепциите за дизайн в усъвършенствани електронни продукти. Технологиите ѝ подпомагат работата в областите на хипермащабните изчисления, 5G комуникациите, автомобилната индустрия, мобилните устройства, космическата и авиационната индустрия, потребителската електроника, промишлеността и здравеопазването.
Ръководител на чип, директор по физически дизайн
Ще ръководите усилията на Cadence в областта на физическия дизайн и дизайна за тестове за усъвършенствани SoC проекти, като насочвате доставката от RTL до GDS за клиенти от центрове за данни, автомобилната индустрия и изкуствения интелект. Ще отговаряте за затварянето на PPA, времевите характеристики, консумацията на енергия и графика при сложни полупроводникови проекти.
Описание
- Ще ръководите екипите по физически дизайн и дизайн за тестове при сложни клиентски SoC проекти от RTL или нетлист до GDS.
- Ще работите пряко с клиентите през целия ангажимент — от началната среща до окончателната доставка на GDS.
- Ще вземате технически решения, ще разрешавате компромиси в дизайна и ще разработвате решения, които отговарят на целите на клиента за PPA и график.
- Ще консултирате клиентите относно подходящи производствени процеси, технологични възли, библиотеки и компилатори на памет.
- Ще определяте критерии за окончателно одобрение, които балансират продуктовите характеристики и разходите за реализация.
- Ще работите с вътрешните екипи на Cadence по технически презентации и развитието на вътрешни инициативи в областта на изкуствения интелект.
- Ще координирате работата с клиентски или вътрешни екипи по RTL и синтез, за да бъдат постигнати ключовите показатели преди етапа на физическия дизайн.
- Ще си сътрудничите с екипите за научноизследователска и развойна дейност на инструментите на Cadence за подобряване на инструментите и методологиите за реализация.
- Ще документирате и споделяте добри практики и научени уроци, за да повишите ефективността, успеха на проектите и внедряването на изкуствения интелект.
Изисквания
- Най-малко 15 години професионален опит във физическия дизайн.
- Бакалавърска степен по компютърни науки, компютърно инженерство, електротехника или сродна специалност.
- Задълбочено разбиране на цифровия дизайн и основите на полупроводниците, както и на статичния анализ на времето и времевите ограничения.
- Практически опит с потоци за цифрова реализация на интегрални схеми и backend EDA инструменти, включително разполагане и маршрутизиране, синтез на тактово дърво, анализ на IR пад, backend времеви анализ и затваряне на консумацията.
- Доказана способност за завършване на затварянето на дизайна при проекти на чипове от най-високо ниво.
- Експертни познания в оптимизацията на PPA и балансирането на производителност, консумация на енергия и площ спрямо строги цели на дизайна.
- Опит с усъвършенствани технологични възли от 7 nm или по-малки.
- Владеене на скриптови езици като Tcl, Perl или Python.
- Силни умения за комуникация с клиенти и решаване на проблеми.
- Ангажираност към непрекъснато обучение и разширяване на техническата експертиза.
- Опит в изграждането на ефективни технически партньорства с екипи по RTL, DFT, CAD и библиотеки.
- Предимство: Магистърска степен по компютърни науки, компютърно инженерство, електротехника или сродна специалност.
- Предимство: Опит с front-end EDA инструменти и потоци за цифрова реализация на интегрални схеми, включително синтез, DFT и проверка на логическа еквивалентност.
- Предимство: Опит с инструменти на Cadence като Genus, Innovus, Conformal, Tempus и Modus или сравними инструменти, включително ICC, ICC2, DC и PrimeTime.
- Предимство: Опит с усъвършенствани технологични възли от 5 nm или по-малки.
- Предимство: Експертиза в области като CPU, GPU, AI ускорители, мрежи върху чип или високоскоростни интерфейси.
- Предимство: Опит с дизайна на 3D интегрални схеми.