Helvetic Payroll
Helvetic Payroll
1 001 – 5 000 Сотрудники
B2BHR-технологииПодбор персонала
Helvetic Payroll — швейцарская компания в сфере HR-технологий и подбора персонала, основанная в 2010 году. Она помогает компаниям и независимым консультантам решать задачи, связанные с персоналом, благодаря аутсорсингу расчёта заработной платы, субпэйроллу, решениям для соблюдения требований трудового законодательства, поиску талантов и консультациям по вопросам рабочей силы. Объединяя экспертизу в области швейцарского регулирования с цифровыми инструментами, Helvetic Payroll обеспечивает надёжное администрирование персонала и подбор специалистов для корпоративных клиентов и профессионалов.

Старший инженер FPGA — высокоскоростное цифровое проектирование (гибридная работа, Швейцария)

Поддержка прототипирования, валидации и лабораторного запуска FPGA для PHY- и SerDes-IP. Участие в разработке высокоскоростных решений для подключения и совершенствовании среды цифровой инженерии.

Описание

  • Разрабатывать прототипы FPGA для высокоскоростных цифровых разработок PHY и SerDes
  • Помогать с валидацией и лабораторным запуском устройств и FPGA
  • Сотрудничать с командами разработки встроенного ПО, цифрового проектирования, верификации и лаборатории
  • Помогать с валидацией и тестированием проектов, а также с устранением технических неполадок
  • Совершенствовать инструменты и среды разработки и валидации

Требования

  • Иметь не менее 10 лет опыта проектирования и прототипирования FPGA
  • Иметь значительный опыт проектирования и прототипирования блоков FPGA для многогигабитных последовательных и параллельных приемопередатчиков каналов передачи данных
  • Демонстрировать продвинутые навыки RTL-кодирования, предпочтительно с использованием SystemVerilog
  • Использовать стандартные для отрасли инструменты FPGA для проектирования, моделирования и верификации
  • Программировать на Python или другом скриптовом языке для валидации проектов и настройки инструментов
  • Иметь прочную техническую базу в области проектирования, валидации и верификации FPGA
  • Иметь опыт разработки высокоскоростных цифровых блоков
  • Знание высокоскоростных интерфейсов или PCS будет преимуществом
  • Понимать признанные методологии верификации
  • Опыт работы с UVM будет преимуществом
  • Обладать сильными аналитическими, коммуникативными навыками и навыками сотрудничества

Преимущества

  • Доступны гибкие форматы занятости
  • После первоначального гибридного периода можно работать удалённо
  • В первые две недели предусмотрен график: три дня в офисе и два дня удалённо
  • Можно продолжить работу в гибридном формате в течение трёхмесячного задания