シニア FPGA エンジニア――高速デジタル設計（ハイブリッド勤務、スイス）
PHY および SerDes IP の FPGA プロトタイピング、検証、ラボでの立ち上げを支援します。 高速接続ソリューションの開発を支え、デジタルエンジニアリング環境を強化します。
仕事内容
- 高速 PHY および SerDes デジタル設計向けの FPGA プロトタイプを開発する
- ラボでのデバイスおよび FPGA の検証と立ち上げを支援する
- ファームウェア、デジタル設計、検証、ラボの各チームと連携する
- 設計検証、テスト、技術的なトラブルシューティングを支援する
- 開発および検証ツールと環境を改善する
応募要件
- FPGA 設計およびプロトタイピングの経験を少なくとも 10 年有する
- マルチギガビットのシリアルおよびパラレルデータリンクトランシーバー向け FPGA ブロックの設計・プロトタイピングに豊富な経験がある
- 高度な RTL コーディング能力を有し、SystemVerilog の経験があれば望ましい
- 業界標準の FPGA ツールを設計、シミュレーション、検証に使用できる
- 設計検証およびツール設定のために Python またはその他のスクリプト言語を使用できる
- FPGA 設計、検証、確認に関する強固な技術基盤を有する
- 高速デジタルブロックの開発経験がある
- 高速インターフェースまたは PCS の知識があれば望ましい
- 確立された検証手法を理解している
- UVM の経験があれば望ましい
- 優れた分析力、コミュニケーション力、協調性を有する
福利厚生
- 柔軟な雇用形態を利用できる
- 当初のハイブリッド勤務期間後はリモート勤務が可能
- 最初の 2 週間は週 3 日出社、週 2 日リモート勤務のスケジュールで働く
- 3 か月の業務期間を通じてハイブリッド勤務を継続することも選択できる