시니어 FPGA 엔지니어—고속 디지털 설계(하이브리드 근무, 스위스)
PHY 및 SerDes IP의 FPGA 프로토타이핑, 검증, 실험실 초기 구동을 지원합니다. 고속 연결 솔루션 개발을 돕고 디지털 엔지니어링 환경을 강화합니다.
설명
- 고속 PHY 및 SerDes 디지털 설계를 위한 FPGA 프로토타입 개발
- 실험실에서 디바이스와 FPGA의 검증 및 초기 구동 지원
- 펌웨어, 디지털 설계, 검증, 실험실 팀과 협업
- 설계 검증, 테스트 및 기술 문제 해결 지원
- 개발 및 검증 도구와 환경 개선
지원 자격
- FPGA 설계 및 프로토타이핑 경력 10년 이상 보유
- 멀티기가비트 직렬 및 병렬 데이터 링크 트랜시버용 FPGA 블록 설계와 프로토타이핑 경험 보유
- 고급 RTL 코딩 역량 보유, SystemVerilog 경험 우대
- 설계, 시뮬레이션 및 검증에 업계 표준 FPGA 도구 사용 가능
- 설계 검증 및 도구 구성에 Python 또는 다른 스크립팅 언어 사용 가능
- FPGA 설계, 검증 및 확인에 대한 탄탄한 기술 기반 보유
- 고속 디지털 블록 개발 경험 보유
- 고속 인터페이스 또는 PCS 지식 보유 시 우대
- 확립된 검증 방법론에 대한 이해
- UVM 경험 보유 시 우대
- 뛰어난 분석력, 의사소통 능력 및 협업 역량 보유
복리후생
- 유연한 고용 형태 이용 가능
- 초기 하이브리드 기간 이후 원격 근무 가능
- 첫 2주 동안 주 3일 현장 근무와 주 2일 원격 근무 일정으로 근무
- 3개월 과제 기간 동안 하이브리드 근무를 계속 선택 가능