資深 EMIB-T 基板良率工程師|Intel|鳳凰城混合辦公
在 Intel 負責 EMIB-T 基板良率工程,降低缺陷並推動供應商問題結案。參與先進封裝開發與製造準備工作。
說明
- 管理所負責供應商產線、模組、產品或製程領域的日常良率表現與問題解決
- 主導從遏制措施與假設形成,到實驗、失效分析、矯正措施及持續改善的調查工作
- 運用統計分析與空間分析,找出不同產線、設備、材料、面板位置、幾何結構、產品及時間區段中的模式
- 定義供應商行動、負責人、完成標準、控制界限與驗證計畫
- 參與 DFM/DFY、資格認證、量產爬坡準備、變更管理,以及儀表板或自動化分析部署
- 記錄可重複運用的經驗,並清楚傳達事實、假設、決策與剩餘風險
- 提升供應商良率、降低缺陷、解決技術問題,並推進下一代 EMIB-T 基板的製程控制成熟度
- 支援 Intel Foundry Services 與 Intel 產品事業群的技術開發及製造準備工作
職位要求
- 工程、材料科學、物理、化學、資料科學或相關技術領域學士學位,並具 8 年以上經驗;或碩士學位並具 6 年以上經驗;或博士學位並具 4 年以上經驗
- 至少 5 年半導體製造、先進封裝、基板技術、良率工程、製程工程或密切相關領域的經驗
- 具備基板、先進封裝或半導體良率工程的實務經驗
- 具備統計分析、缺陷降低、製程最佳化、SPC、DFM/DFY、缺陷量測、失效分析及高量製造執行方面的背景
- 具備建置或部署良率監控系統、自動化分析、儀表板、影像分析、電腦視覺、AI/ML 缺陷偵測或自動缺陷分類系統的經驗
- 能夠跨多個組織協作並影響利害關係人
- 可接受赴日本外派任職
- 此職位不符合 Intel 移民贊助資格
- 優先條件:具備直接與基板供應商及外部製造合作夥伴合作的經驗
- 優先條件:具備主導技術專案的實務經驗
- 優先條件:具備半加成製程、積層膜、微盲孔、銅電鍍、微影、層壓、嵌入式矽、TSV、2.5D/3D 封裝或異質整合經驗
- 優先條件:具備支援先進半導體技術開發、資格認證與製造爬坡的經驗
- 優先條件:具備自動化資料管線、儀表板、影像分析、電腦視覺、AI/ML 缺陷偵測或自動缺陷分類經驗
福利待遇
- 具競爭力的薪酬
- 股票獎金機會
- 健康保險
- 退休福利
- 休假福利
- 混合辦公安排,在現場與非現場辦公之間分配工作時間
