수석 EMIB-T 기판 수율 엔지니어|Intel|피닉스 하이브리드
Intel에서 EMIB-T 기판 수율 엔지니어링을 주도하고 결함을 줄이며 공급업체 문제 해결을 추진합니다. 첨단 패키징 개발과 제조 준비에 기여합니다.
설명
- 담당 공급업체 라인, 모듈, 제품 또는 공정 영역의 일일 수율 성과와 문제 해결을 관리합니다
- 봉쇄 조치와 가설 수립부터 실험, 고장 분석, 시정 조치 및 지속적인 개선까지 조사를 주도합니다
- 라인, 장비, 재료, 패널 위치, 형상, 제품 및 기간 전반의 패턴을 탐지하기 위해 통계 분석과 공간 분석을 적용합니다
- 공급업체 조치, 책임자, 완료 기준, 관리 한계 및 검증 계획을 정의합니다
- DFM/DFY, 인증, 램프업 준비, 변경 관리 및 대시보드 또는 자동화 분석 배포에 기여합니다
- 재사용 가능한 교훈을 문서화하고 사실, 가설, 결정 및 남은 위험을 명확히 전달합니다
- 공급업체 수율을 개선하고 결함을 줄이며 기술 문제를 해결하고 차세대 EMIB-T 기판의 공정 제어 성숙도를 향상합니다
- Intel Foundry Services와 Intel Product Groups 전반의 기술 개발 및 제조 준비를 지원합니다
지원 자격
- 공학, 재료과학, 물리학, 화학, 데이터과학 또는 관련 기술 분야의 학사 학위와 8년 이상의 경력, 또는 석사 학위와 6년 이상의 경력, 또는 박사 학위와 4년 이상의 경력
- 반도체 제조, 첨단 패키징, 기판 기술, 수율 엔지니어링, 공정 엔지니어링 또는 밀접한 관련 분야에서 5년 이상의 경력
- 기판, 첨단 패키징 또는 반도체 수율 엔지니어링 실무 경험
- 통계 분석, 결함 감소, 공정 최적화, SPC, DFM/DFY, 결함 계측, 고장 분석 및 대량 생산 실행에 대한 배경
- 수율 모니터링 시스템, 자동화 분석, 대시보드, 이미지 분석, 컴퓨터 비전, AI/ML 결함 탐지 또는 자동 결함 분류 시스템을 구축하거나 배포한 경험
- 여러 조직과 협업하고 이해관계자에게 영향력을 발휘할 수 있는 능력
- 일본 주재원 파견 근무가 가능해야 합니다
- 이 직무는 Intel의 이민 후원 대상이 아닙니다
- 우대 조건: 기판 공급업체 및 외부 제조 파트너와 직접 협업한 경험
- 우대 조건: 기술 프로그램을 주도한 경험
- 우대 조건: 세미애디티브 공정, 빌드업 필름, 마이크로비아, 구리 도금, 리소그래피, 라미네이션, 임베디드 실리콘, TSV, 2.5D/3D 패키징 또는 이종 집적 경험
- 우대 조건: 첨단 반도체 기술의 기술 개발, 인증 및 제조 램프업을 지원한 경험
- 우대 조건: 자동화 데이터 파이프라인, 대시보드, 이미지 분석, 컴퓨터 비전, AI/ML 결함 탐지 또는 자동 결함 분류 경험
복리후생
- 경쟁력 있는 보상
- 주식 보너스 기회
- 건강 보험
- 퇴직 혜택
- 휴가 혜택
- 현장 근무와 원격 근무 시간을 나누는 하이브리드 근무 형태
