AccelerComm Ltd desarrolla tecnología de comunicaciones de alto rendimiento para redes 5G. Sus algoritmos patentados de comunicaciones y su propiedad intelectual de la capa física están diseñados para redes de acceso radioeléctrico y ayudan a operadores, fabricantes de equipos y proveedores de semiconductores a afrontar los desafíos relacionados con la capacidad de red, la latencia, el consumo energético y la eficiencia espectral. La empresa opera en los sectores de las telecomunicaciones, la fabricación y la consultoría, y contribuye a la colaboración del sector mediante su participación en la O-RAN ALLIANCE.
Líder sénior del equipo de diseño – Sistemas satelitales 5G ASIC/FPGA
Lidera el desarrollo de IP de capa 1 para ASIC y FPGA destinadas a comunicaciones satelitales 5G y no terrestres con eficiencia energética en AccelerComm. Guía a los equipos de ingeniería, la entrega a clientes y la planificación técnica transversal.
Descripción
- Contribuir al desarrollo de estaciones base satelitales 5G y tecnología de comunicaciones no terrestres
- Definir la hoja de ruta técnica para mejorar la eficiencia energética de la próxima generación de dispositivos cualificados para el espacio
- Entregar a los clientes la tecnología desarrollada
- Apoyar las decisiones técnicas y la planificación de toda la empresa junto con los equipos de Algoritmos, Arquitectura de sistemas y Software
- Proporcionar dirección técnica para garantizar que los proyectos se entreguen correctamente y según el calendario previsto
- Liderar el equipo mientras se desarrolla conocimiento compartido y se apoya el crecimiento individual
- Convertir los requisitos del producto en entregables de hardware junto con ingenieros sénior de hardware
- Participar en conversaciones con clientes durante la preventa y el desarrollo de productos
- Supervisar la implementación de FPGA y ASIC mediante métodos estándar del sector, incluido el desarrollo de bancos de pruebas basados en UVM
- Avanzar en los métodos, procesos y prácticas de diseño de ingeniería, incorporando IA cuando resulte útil
- Orientar, formar y proporcionar comentarios periódicos a los miembros del equipo
Requisitos
- Éxito demostrado en la creación y dirección de equipos colaborativos de alto rendimiento
- Experiencia experta en diseño RTL con Verilog y SystemVerilog para productos ASIC y FPGA complejos
- Amplia experiencia en la entrega de diseños digitales para plataformas ASIC y FPGA
- Experiencia en la optimización de tiempos y recursos de hardware para aplicaciones de procesamiento de señales o datos de alto rendimiento
- Experiencia con técnicas de gestión de energía, síntesis y análisis temporal
- Dominio avanzado de herramientas EDA para simulación y síntesis
- Conocimiento de métodos de gestión de proyectos utilizados durante todo el ciclo de vida del diseño, incluidos los enfoques ágiles y en cascada
- Conocimiento de prácticas de captura y trazabilidad de requisitos
- Conocimiento de algoritmos de procesamiento de señales de comunicaciones, incluidos la corrección de errores, la ecualización, la estimación de canales y la formación de haces
- Comprensión de las técnicas de verificación UVM o experiencia práctica aplicando UVM a la verificación de IP
- Experiencia con interfaces en chip y fuera del chip de alta velocidad, como AMBA, PCIe o JESD
- Comprensión de C++ y SystemC para el modelado y la integración de diseños
- Experiencia con modelos de preparación tecnológica
- Comprensión de la arquitectura de sistemas dentro de un equipo de proyecto multidisciplinar
Beneficios
- Paquete salarial determinado por las competencias y la experiencia
- Bonificación anual por rendimiento de hasta el 20 % del salario
- Concesiones periódicas de opciones sobre acciones EMI
- Plan de pensiones
- Seguro médico privado
- Horario laboral flexible
- Trabajo híbrido