AccelerComm Ltd vyvíja vysokovýkonné komunikačné technológie pre siete 5G. Jej patentované komunikačné algoritmy a IP pre fyzickú vrstvu sú navrhnuté pre rádiové prístupové siete a pomáhajú operátorom, výrobcom zariadení a dodávateľom kremíkových riešení riešiť výzvy súvisiace s kapacitou siete, latenciou, spotrebou energie a spektrálnou efektívnosťou. Spoločnosť pôsobí v oblasti telekomunikácií, výroby a poradenstva a prispieva k spolupráci v odvetví prostredníctvom účasti v aliancii O-RAN ALLIANCE.
Senior vedúci tímu pre návrh – ASIC/FPGA 5G satelitné systémy
Veďte vývoj IP vrstvy 1 pre ASIC a FPGA pre energeticky úsporné 5G satelitné a neterestriálne komunikačné systémy v spoločnosti AccelerComm. Usmerňujte technické tímy, dodávky zákazníkom a medzifunkčné technické plánovanie.
Popis
- Prispievať k technológii základňových staníc pre 5G satelitné a neterestriálne komunikácie
- Definovať technickú cestovnú mapu na zlepšenie energetickej účinnosti novej generácie zariadení kvalifikovaných na použitie vo vesmíre
- Dodávať vyvinutú technológiu zákazníkom
- Podporovať technické rozhodnutia a plánovanie v celej spoločnosti spolu s tímami pre algoritmy, systémovú architektúru a softvér
- Poskytovať technické vedenie s cieľom zabezpečiť úspešné a včasné dodanie projektov
- Viesť tím, budovať spoločné odborné znalosti a podporovať individuálny rozvoj
- Premieňať produktové požiadavky na hardvérové výstupy spolu so senior hardvérovými inžiniermi
- Zúčastňovať sa diskusií so zákazníkmi počas predpredajnej fázy a vývoja produktov
- Dohliadať na implementáciu FPGA a ASIC pomocou štandardných priemyselných metód vrátane vývoja testovacích prostredí založených na UVM
- Rozvíjať inžinierske metódy, procesy a postupy návrhu a podľa potreby do nich zapájať umelú inteligenciu
- Mentorovať, koučovať a poskytovať členom tímu pravidelnú spätnú väzbu
Požiadavky
- Preukázateľné úspechy pri budovaní a vedení výkonných a spolupracujúcich tímov
- Odborné znalosti návrhu RTL vo Verilogu a SystemVerilogu pre komplexné produkty ASIC a FPGA
- Rozsiahle skúsenosti s dodávaním digitálnych návrhov pre platformy ASIC a FPGA
- Skúsenosti s optimalizáciou časovania a hardvérových zdrojov pre vysokopriepustné aplikácie na spracovanie dát alebo signálov
- Skúsenosti s technikami riadenia spotreby, syntézou a analýzou časovania
- Pokročilá znalosť nástrojov EDA na simuláciu a syntézu
- Znalosť metód projektového riadenia používaných počas celého životného cyklu návrhu vrátane agilných a vodopádových prístupov
- Znalosť postupov zaznamenávania a sledovateľnosti požiadaviek
- Znalosť algoritmov spracovania komunikačných signálov vrátane korekcie chýb, ekvalizácie, odhadu kanála a formovania lúča
- Pochopenie verifikačných techník UVM alebo praktické skúsenosti s používaním UVM na verifikáciu IP
- Skúsenosti s vysokorýchlostnými rozhraniami na čipe a mimo čipu, ako sú AMBA, PCIe alebo JESD
- Pochopenie jazyka C++ a SystemC na modelovanie a integráciu návrhov
- Skúsenosti s modelmi technologickej pripravenosti
- Pochopenie systémovej architektúry v rámci multidisciplinárneho projektového tímu
Benefity
- Platové podmienky určené podľa zručností a skúseností
- Ročný výkonnostný bonus až do výšky 20 % platu
- Pravidelné pridelenie opcií na akcie EMI
- Dôchodkové zabezpečenie
- Súkromné zdravotné poistenie
- Flexibilný pracovný čas
- Hybridný spôsob práce