AccelerComm Ltd opracowuje wysokowydajne technologie komunikacyjne dla sieci 5G. Opatentowane algorytmy komunikacyjne i rozwiązania warstwy fizycznej są przeznaczone dla sieci dostępu radiowego, pomagając operatorom, producentom sprzętu oraz dostawcom układów scalonych sprostać wyzwaniom związanym z przepustowością sieci, opóźnieniami, zużyciem energii i efektywnością widmową. Firma działa w obszarach telekomunikacji, produkcji i doradztwa, a także wspiera współpracę branżową poprzez udział w O-RAN ALLIANCE.
Starszy lider zespołu projektowego — ASIC/FPGA dla satelitarnych systemów 5G
Kieruj rozwojem bloków IP warstwy 1 ASIC i FPGA dla energooszczędnych sieci satelitarnych 5G oraz systemów łączności pozaziemskiej w AccelerComm. Koordynuj zespoły inżynierskie, dostarczanie rozwiązań klientom i międzyfunkcyjne planowanie techniczne.
Opis
- Udział w tworzeniu stacji bazowych 5G dla systemów satelitarnych i technologii łączności pozaziemskiej
- Definiowanie mapy drogowej rozwoju efektywności energetycznej urządzeń nowej generacji przeznaczonych do zastosowań kosmicznych
- Dostarczanie opracowanych technologii klientom
- Wspieranie decyzji technicznych i planowania na poziomie całej firmy we współpracy z zespołami algorytmów, architektury systemów i oprogramowania
- Zapewnianie kierunku technicznego, aby projekty były realizowane pomyślnie i zgodnie z harmonogramem
- Kierowanie zespołem przy jednoczesnym rozwijaniu wspólnej wiedzy i wspieraniu indywidualnego rozwoju
- Przekształcanie wymagań produktowych w rozwiązania sprzętowe we współpracy ze starszymi inżynierami sprzętu
- Udział w rozmowach z klientami podczas przedsprzedaży i rozwoju produktu
- Nadzorowanie implementacji FPGA i ASIC z wykorzystaniem standardowych metod branżowych, w tym tworzenia środowisk testowych opartych na UVM
- Rozwijanie metod inżynieryjnych, procesów i praktyk projektowych oraz wykorzystywanie AI tam, gdzie jest to przydatne
- Mentoring, coaching i regularne przekazywanie członkom zespołu informacji zwrotnej
Wymagania
- Udokumentowane sukcesy w budowaniu i kierowaniu wysokoefektywnymi, współpracującymi zespołami
- Ekspercka znajomość projektowania RTL w Verilog i SystemVerilog dla złożonych produktów ASIC i FPGA
- Duże doświadczenie w dostarczaniu projektów cyfrowych dla platform ASIC i FPGA
- Doświadczenie w optymalizacji taktowania i zasobów sprzętowych dla aplikacji o wysokiej przepustowości danych lub przetwarzania sygnałów
- Doświadczenie w technikach zarządzania energią, syntezie i analizie czasowej
- Zaawansowana znajomość narzędzi EDA do symulacji i syntezy
- Znajomość metod zarządzania projektami stosowanych w całym cyklu życia projektu, w tym podejścia zwinnego i kaskadowego
- Znajomość praktyk zbierania i śledzenia wymagań
- Znajomość algorytmów przetwarzania sygnałów komunikacyjnych, w tym korekcji błędów, equalizacji, estymacji kanału i formowania wiązki
- Znajomość technik weryfikacji UVM lub praktyczne doświadczenie w stosowaniu UVM do weryfikacji bloków IP
- Doświadczenie z szybkimi interfejsami wewnątrzukładowymi i zewnętrznymi, takimi jak AMBA, PCIe lub JESD
- Znajomość C++ i SystemC do modelowania oraz integracji projektów
- Doświadczenie z modelami gotowości technologicznej
- Znajomość architektury systemów w ramach interdyscyplinarnego zespołu projektowego
Benefity
- Pakiet wynagrodzenia ustalany na podstawie umiejętności i doświadczenia
- Coroczna premia za wyniki w wysokości do 20% wynagrodzenia
- Okresowe przyznawanie opcji na akcje EMI
- Program emerytalny
- Prywatne ubezpieczenie zdrowotne
- Elastyczne godziny pracy
- Praca hybrydowa