A AccelerComm Ltd desenvolve tecnologia de comunicação de alto desempenho para redes 5G. Seus algoritmos patenteados de comunicação e sua propriedade intelectual da camada física são projetados para redes de acesso via rádio, ajudando operadoras, fabricantes de equipamentos e fornecedores de semicondutores a enfrentar desafios relacionados à capacidade da rede, latência, consumo de energia e eficiência espectral. A empresa atua nos setores de telecomunicações, manufatura e consultoria, além de contribuir para a colaboração do setor por meio de sua participação na O-RAN ALLIANCE.
Líder sênior da equipe de design – Sistemas de satélite 5G ASIC/FPGA
Lidere o desenvolvimento de IP de camada 1 para ASIC e FPGA voltado a comunicações via satélite 5G e não terrestres com eficiência energética na AccelerComm. Oriente equipes de engenharia, entregas para clientes e o planejamento técnico multifuncional.
Descrição
- Contribuir para estações-base de satélite 5G e para a tecnologia de comunicações não terrestres
- Definir o roteiro técnico para melhorar a eficiência energética da próxima geração de dispositivos qualificados para o espaço
- Entregar aos clientes a tecnologia desenvolvida
- Apoiar decisões técnicas e o planejamento em toda a empresa com as equipes de Algoritmos, Arquitetura de Sistemas e Software
- Fornecer orientação técnica para garantir que os projetos sejam entregues com sucesso e dentro do prazo
- Liderar a equipe enquanto desenvolve conhecimento compartilhado e apoia o crescimento individual
- Converter requisitos de produto em entregáveis de hardware em conjunto com engenheiros seniores de hardware
- Participar de discussões com clientes durante a pré-venda e o desenvolvimento de produtos
- Supervisionar a implementação de FPGA e ASIC usando métodos padrão do setor, incluindo o desenvolvimento de ambientes de teste baseados em UVM
- Aprimorar métodos, processos e práticas de engenharia e design, incorporando IA quando for útil
- Orientar, desenvolver e fornecer feedback regular aos membros da equipe
Requisitos
- Sucesso comprovado na criação e liderança de equipes colaborativas de alto desempenho
- Conhecimento especializado em design RTL com Verilog e SystemVerilog para produtos ASIC e FPGA complexos
- Ampla experiência na entrega de designs digitais para plataformas ASIC e FPGA
- Experiência na otimização de temporização e recursos de hardware para aplicações de processamento de dados ou sinais de alto desempenho
- Experiência com técnicas de gerenciamento de energia, síntese e análise de temporização
- Proficiência avançada em ferramentas EDA para simulação e síntese
- Conhecimento de métodos de gerenciamento de projetos usados ao longo do ciclo de vida do design, incluindo abordagens ágeis e em cascata
- Conhecimento de práticas de captura e rastreabilidade de requisitos
- Conhecimento de algoritmos de processamento de sinais de comunicação, incluindo correção de erros, equalização, estimação de canal e formação de feixe
- Conhecimento de técnicas de verificação UVM ou experiência prática aplicando UVM à verificação de IP
- Experiência com interfaces de alta velocidade dentro e fora do chip, como AMBA, PCIe ou JESD
- Conhecimento de C++ e SystemC para modelagem e integração de designs
- Experiência com Modelos de Prontidão Tecnológica
- Conhecimento de arquitetura de sistemas em uma equipe de projeto multidisciplinar
Benefícios
- Pacote salarial definido de acordo com as competências e a experiência
- Bônus anual de desempenho de até 20% do salário
- Concessões periódicas de opções de ações EMI
- Previdência
- Plano de saúde privado
- Horário de trabalho flexível
- Trabalho híbrido