AccelerComm Ltd kehittää tehokasta viestintäteknologiaa 5G-verkkoihin. Sen patentoidut viestintäalgoritmit ja fyysisen kerroksen IP-ratkaisut on suunniteltu radioverkon liityntäverkkoihin, ja ne auttavat operaattoreita, verkkolaitteiden valmistajia ja siruvalmistajia ratkaisemaan verkon kapasiteettiin, viiveeseen, energiankulutukseen ja spektritehokkuuteen liittyviä haasteita. Yhtiö toimii televiestinnän, valmistavan teollisuuden ja konsultoinnin aloilla sekä edistää alan yhteistyötä osallistumalla O-RAN ALLIANCE -allianssin toimintaan.
Senior Design-tiiminvetäjä – ASIC/FPGA 5G-satelliittijärjestelmät
Johda ASIC- ja FPGA Layer 1 -IP-kehitystä energiatehokkaisiin 5G-satelliitti- ja ei-maanpäällisiin viestintäjärjestelmiin AccelerCommilla. Ohjaa suunnittelutiimejä, asiakastoimituksia ja poikkitoiminnallista teknistä suunnittelua.
Kuvaus
- Osallistu 5G-satelliittitukiasemien ja ei-maanpäällisen viestintäteknologian kehittämiseen
- Määritä tekninen etenemissuunnitelma seuraavan sukupolven avaruuskelpoisten laitteiden energiatehokkuuden parantamiseksi
- Toimita kehitetty teknologia asiakkaille
- Tue teknisiä päätöksiä ja koko yrityksen suunnittelua yhdessä algoritmi-, järjestelmäarkkitehtuuri- ja ohjelmistotiimien kanssa
- Tarjoa teknistä ohjausta projektien onnistuneen ja aikataulun mukaisen toimituksen varmistamiseksi
- Johda tiimiä rakentaen yhteistä asiantuntemusta ja tukien yksilöllistä kehittymistä
- Muunna tuotevaatimukset laitteistotuotoksiksi yhdessä kokeneiden laitteistoinsinöörien kanssa
- Osallistu asiakaskeskusteluihin ennakkomyynnin ja tuotekehityksen aikana
- Valvo FPGA- ja ASIC-toteutuksia alan standardimenetelmillä, mukaan lukien UVM-pohjaisten testipenkkien kehitys
- Kehitä suunnittelumenetelmiä, prosesseja ja käytäntöjä hyödyntäen tekoälyä siellä, missä siitä on hyötyä
- Toimi tiimin jäsenten mentorina ja valmentajana sekä anna heille säännöllistä palautetta
Vaatimukset
- Osoitettua menestystä suorituskykyisten ja yhteistyöhön perustuvien tiimien rakentamisesta ja johtamisesta
- Vankka Verilog- ja SystemVerilog-osaaminen monimutkaisten ASIC- ja FPGA-tuotteiden RTL-suunnittelussa
- Vahva kokemus digitaalisten suunnitelmien toimittamisesta ASIC- ja FPGA-alustoille
- Kokemusta ajoituksen ja laitteistoresurssien optimoinnista suuren läpäisykyvyn data- tai signaalinkäsittelysovelluksissa
- Kokemusta tehonhallintatekniikoista, syntetisoinnista ja ajoitusanalyyseistä
- Edistynyt EDA-työkalujen simulaatio- ja syntetisointiosaaminen
- Suunnittelun elinkaaren aikana käytettävien projektinhallintamenetelmien, kuten ketterien ja vesiputousmenetelmien, tuntemus
- Vaatimusten keräämisen ja jäljitettävyyden käytäntöjen tuntemus
- Viestinnän signaalinkäsittelyalgoritmien tuntemus, mukaan lukien virheenkorjaus, ekvalisointi, kanavaestimointi ja keilanmuodostus
- UVM-verifiointitekniikoiden ymmärrys tai käytännön kokemus UVM:n soveltamisesta IP-verifiointiin
- Kokemusta nopeista sirunsisäisistä ja sirun ulkopuolisista liitännöistä, kuten AMBA, PCIe tai JESD
- C++:n ja SystemC:n ymmärrys suunnittelun mallinnuksessa ja integroinnissa
- Kokemusta teknologian valmiusmalleista
- Järjestelmäarkkitehtuurin ymmärrys monialaisessa projektitiimissä
Edut
- Palkkapaketti määräytyy osaamisen ja kokemuksen perusteella
- Vuotuinen, enintään 20 prosenttia palkasta oleva suoritusbonus
- Määräajoin myönnettävät EMI-osakeoptiot
- Eläke
- Yksityinen sairausvakuutus
- Joustavat työajat
- Hybridityö