AccelerComm Ltd utvecklar högpresterande kommunikationsteknik för 5G-nätverk. Företagets patenterade kommunikationsalgoritmer och IP för det fysiska lagret är utformade för radioaccessnät och hjälper operatörer, utrustningstillverkare och kiselleverantörer att hantera utmaningar som nätverkskapacitet, fördröjning, energiförbrukning och spektrumeffektivitet. Företaget verkar inom telekommunikation, tillverkning och konsulttjänster och bidrar till branschsamverkan genom sitt deltagande i O-RAN ALLIANCE.
Senior teamledare för design – ASIC/FPGA för 5G-satellitsystem
Led utvecklingen av ASIC- och FPGA-baserad Layer 1-IP för energieffektiva 5G-satelliter och icke-markbundna kommunikationer hos AccelerComm. Vägled ingenjörsteam, kundleveranser och tvärfunktionell teknisk planering.
Beskrivning
- Bidra till teknik för 5G-satellitbasstationer och icke-markbundna kommunikationer
- Definiera den tekniska färdplanen för förbättrad energieffektivitet i nästa generation av rymdkvalificerade enheter
- Leverera utvecklad teknik till kunder
- Stöd tekniska beslut och planering för hela företaget tillsammans med teamen för algoritmer, systemarkitektur och mjukvara
- Ge teknisk vägledning för att säkerställa att projekten levereras framgångsrikt och enligt plan
- Leda teamet samtidigt som du bygger gemensam expertis och stödjer individuell utveckling
- Omvandla produktkrav till hårdvaruleveranser tillsammans med seniora hårdvaruingenjörer
- Delta i kunddiskussioner under försäljning före avtal och produktutveckling
- Ansvara för FPGA- och ASIC-implementation med branschstandardiserade metoder, inklusive utveckling av UVM-baserade testbänkar
- Utveckla ingenjörsmetoder, processer och designpraxis, och integrera AI där det är användbart
- Vara mentor och coach samt ge teammedlemmar regelbunden återkoppling
Krav
- Dokumenterad framgång med att bygga och leda högpresterande team som präglas av samarbete
- Expertis inom RTL-design med Verilog och SystemVerilog för komplexa ASIC- och FPGA-produkter
- Gedigen erfarenhet av att leverera digital design för ASIC- och FPGA-plattformar
- Erfarenhet av att optimera timing och hårdvaruresurser för applikationer med hög genomströmning inom data- eller signalbehandling
- Erfarenhet av tekniker för effekthantering, syntes och timinganalys
- Avancerade kunskaper i EDA-verktyg för simulering och syntes
- Kunskap om projektledningsmetoder som används under hela designlivscykeln, inklusive agila metoder och vattenfallsmetodik
- Kunskap om metoder för kravinsamling och spårbarhet
- Kunskap om algoritmer för signalbehandling inom kommunikation, inklusive felkorrigering, utjämning, kanalskattning och strålformning
- Förståelse för UVM-verifieringstekniker eller praktisk erfarenhet av att tillämpa UVM för IP-verifiering
- Erfarenhet av höghastighetsgränssnitt på och utanför chip, såsom AMBA, PCIe eller JESD
- Förståelse för C++ och SystemC för designmodellering och integration
- Erfarenhet av Technology Readiness Models
- Förståelse för systemarkitektur inom ett tvärvetenskapligt projektteam
Förmåner
- Lönepaket fastställs utifrån kompetens och erfarenhet
- Årlig prestationsbonus på upp till 20 procent av lönen
- Periodiska tilldelningar av EMI-aktieoptioner
- Pension
- Privat sjukförsäkring
- Flexibla arbetstider
- Hybridarbete