AccelerComm Ltd mengembangkan teknologi komunikasi berperforma tinggi untuk jaringan 5G. Algoritme komunikasi yang dipatenkan dan kekayaan intelektual lapisan fisiknya dirancang untuk jaringan akses radio, membantu operator, produsen peralatan, dan vendor silikon mengatasi tantangan kapasitas jaringan, latensi, konsumsi daya, dan efisiensi spektrum. Perusahaan ini beroperasi di bidang telekomunikasi, manufaktur, dan konsultasi, serta berkontribusi pada kolaborasi industri melalui partisipasinya dalam O-RAN ALLIANCE.
Pemimpin Tim Desain Senior – Sistem Satelit 5G ASIC/FPGA
Memimpin pengembangan IP Layer 1 ASIC dan FPGA yang hemat daya untuk komunikasi satelit 5G dan non-terestrial di AccelerComm. Membimbing tim teknik, pengiriman kepada pelanggan, dan perencanaan teknis lintas fungsi.
Deskripsi
- Berkontribusi pada stasiun pangkalan satelit 5G dan teknologi komunikasi non-terestrial
- Menetapkan peta jalan teknis untuk meningkatkan efisiensi daya pada perangkat generasi berikutnya yang memenuhi syarat untuk ruang angkasa
- Mengirimkan teknologi yang telah dikembangkan kepada pelanggan
- Mendukung keputusan teknis dan perencanaan di seluruh perusahaan bersama tim Algoritma, Arsitektur Sistem, dan Perangkat Lunak
- Memberikan arahan teknis untuk memastikan proyek diselesaikan dengan sukses dan sesuai jadwal
- Memimpin tim sambil membangun keahlian bersama dan mendukung pengembangan individu
- Mengubah persyaratan produk menjadi hasil kerja perangkat keras bersama para insinyur perangkat keras senior
- Berpartisipasi dalam diskusi dengan pelanggan selama prapenjualan dan pengembangan produk
- Mengawasi implementasi FPGA dan ASIC menggunakan metode standar industri, termasuk pengembangan testbench berbasis UVM
- Mengembangkan metode, proses, dan praktik desain teknik, dengan memanfaatkan AI jika bermanfaat
- Membimbing, melatih, dan memberikan umpan balik rutin kepada anggota tim
Persyaratan
- Terbukti berhasil membangun dan memimpin tim berkinerja tinggi yang kolaboratif
- Menguasai desain RTL dengan Verilog dan SystemVerilog untuk produk ASIC dan FPGA yang kompleks
- Berpengalaman luas dalam menghasilkan desain digital untuk platform ASIC dan FPGA
- Berpengalaman mengoptimalkan timing dan sumber daya perangkat keras untuk aplikasi data throughput tinggi atau pemrosesan sinyal
- Berpengalaman dalam teknik manajemen daya, sintesis, dan analisis timing
- Menguasai perangkat EDA untuk simulasi dan sintesis
- Memahami metode manajemen proyek yang digunakan sepanjang siklus hidup desain, termasuk pendekatan agile dan waterfall
- Memahami praktik pengumpulan dan penelusuran persyaratan
- Memahami algoritme pemrosesan sinyal komunikasi, termasuk koreksi kesalahan, ekualisasi, estimasi kanal, dan beamforming
- Memahami teknik verifikasi UVM atau memiliki pengalaman praktis menerapkan UVM untuk verifikasi IP
- Berpengalaman dengan antarmuka on-chip dan off-chip berkecepatan tinggi seperti AMBA, PCIe, atau JESD
- Memahami C++ dan SystemC untuk pemodelan serta integrasi desain
- Berpengalaman dengan Technology Readiness Models
- Memahami arsitektur sistem dalam tim proyek multidisiplin
Tunjangan
- Paket gaji ditentukan berdasarkan keterampilan dan pengalaman
- Bonus kinerja tahunan hingga 20% dari gaji
- Pemberian opsi saham EMI secara berkala
- Pensiun
- Asuransi kesehatan swasta
- Jam kerja fleksibel
- Kerja hibrida