AccelerComm Ltd razvija visokoučinkovite komunikacijske tehnologije za 5G mreže. Njegovi patentirani komunikacijski algoritmi i IP za fizički sloj namijenjeni su radijskim pristupnim mrežama te pomažu operatorima, proizvođačima opreme i dobavljačima silicijskih rješenja u rješavanju izazova povezanih s kapacitetom mreže, latencijom, potrošnjom energije i spektralnom učinkovitošću. Tvrtka posluje u područjima telekomunikacija, proizvodnje i savjetovanja te doprinosi suradnji u industriji sudjelovanjem u savezu O-RAN ALLIANCE.
Viši voditelj dizajnerskog tima – ASIC/FPGA 5G satelitski sustavi
Vodite razvoj IP-a sloja 1 za ASIC i FPGA za energetski učinkovite 5G satelitske i izvanzemaljske komunikacije u tvrtki AccelerComm. Usmjeravajte inženjerske timove, isporuku korisnicima i međufunkcionalno tehničko planiranje.
Opis
- Doprinositi tehnologiji 5G satelitskih baznih stanica i izvanzemaljskih komunikacija
- Definirati tehnički plan za poboljšanje energetske učinkovitosti sljedeće generacije uređaja kvalificiranih za svemir
- Isporučivati razvijenu tehnologiju korisnicima
- Podupirati tehničke odluke i planiranje na razini cijele tvrtke zajedno s timovima za algoritme, arhitekturu sustava i softver
- Pružati tehničko usmjerenje kako bi se osigurala uspješna i pravodobna isporuka projekata
- Voditi tim uz izgradnju zajedničkog stručnog znanja i podršku individualnom razvoju
- Pretvarati zahtjeve proizvoda u hardverske isporuke zajedno sa starijim hardverskim inženjerima
- Sudjelovati u razgovorima s korisnicima tijekom pretprodaje i razvoja proizvoda
- Nadzirati implementaciju FPGA-a i ASIC-a primjenom industrijskih standardnih metoda, uključujući razvoj testnih okruženja temeljenih na UVM-u
- Unaprjeđivati inženjerske metode, procese i prakse dizajna, uključujući umjetnu inteligenciju gdje je korisna
- Mentorirati, podučavati i redovito davati povratne informacije članovima tima
Zahtjevi
- Dokazani uspjeh u izgradnji i vođenju visokoučinkovitih, suradničkih timova
- Stručnost u RTL dizajnu pomoću Veriloga i SystemVeriloga za složene ASIC i FPGA proizvode
- Veliko iskustvo u isporuci digitalnih dizajna za ASIC i FPGA platforme
- Iskustvo u optimizaciji vremenskih karakteristika i hardverskih resursa za aplikacije visoke propusnosti za obradu podataka ili signala
- Iskustvo s tehnikama upravljanja potrošnjom energije, sintezom i analizom vremenskih karakteristika
- Napredno poznavanje EDA alata za simulaciju i sintezu
- Poznavanje metoda upravljanja projektima koje se koriste tijekom cijelog životnog ciklusa dizajna, uključujući agilne i vodopadne pristupe
- Poznavanje praksi prikupljanja i sljedivosti zahtjeva
- Poznavanje algoritama za obradu komunikacijskih signala, uključujući ispravljanje pogrešaka, ekvalizaciju, procjenu kanala i oblikovanje snopa
- Razumijevanje UVM tehnika verifikacije ili praktično iskustvo u primjeni UVM-a za verifikaciju IP-a
- Iskustvo s brzim sučeljima na čipu i izvan čipa, poput AMBA-e, PCIe-a ili JESD-a
- Razumijevanje C++-a i SystemC-a za modeliranje i integraciju dizajna
- Iskustvo s modelima tehnološke spremnosti
- Razumijevanje arhitekture sustava u okviru multidisciplinarnog projektnog tima
Pogodnosti
- Plaća određena prema vještinama i iskustvu
- Godišnji bonus za radni učinak do 20 % plaće
- Povremene dodjele EMI opcija na dionice
- Mirovina
- Privatno zdravstveno osiguranje
- Fleksibilno radno vrijeme
- Hibridni rad