AccelerComm Ltd vyvíjí vysoce výkonné komunikační technologie pro sítě 5G. Patentované komunikační algoritmy a řešení fyzické vrstvy jsou určeny pro rádiové přístupové sítě a pomáhají operátorům, výrobcům zařízení a dodavatelům křemíkových řešení řešit výzvy v oblasti kapacity sítě, latence, spotřeby energie a spektrální účinnosti. Společnost působí v oblasti telekomunikací, výroby a poradenství a přispívá ke spolupráci v odvětví prostřednictvím účasti v alianci O-RAN ALLIANCE.
Seniorní vedoucí týmu vývoje — ASIC/FPGA pro satelitní systémy 5G
Veďte vývoj IP jader první vrstvy ASIC a FPGA pro energeticky úsporné satelitní sítě 5G a systémy pozemní komunikace ve společnosti AccelerComm. Koordinujte inženýrské týmy, dodávky řešení zákazníkům a mezifunkční technické plánování.
Popis
- Podílet se na vývoji základnových stanic 5G pro satelitní systémy a technologie pozemní komunikace
- Definovat technickou roadmapu pro zvyšování energetické účinnosti zařízení nové generace určených pro provoz ve vesmíru
- Dodávat vyvinuté technologie zákazníkům
- Podporovat technická rozhodnutí a plánování v rámci celé společnosti ve spolupráci s týmy algoritmů, systémové architektury a softwaru
- Poskytovat technické vedení s cílem zajistit úspěšné a včasné dokončení projektů
- Vést tým, rozvíjet sdílené odborné znalosti a podporovat individuální růst
- Převádět produktové požadavky do hardwarových výstupů společně se seniorními hardwarovými inženýry
- Účastnit se jednání se zákazníky během předprodejní fáze a vývoje produktu
- Dohlížet na implementaci FPGA a ASIC pomocí standardních oborových metod včetně vývoje testovacích prostředí založených na UVM
- Rozvíjet inženýrské metody, procesy a postupy návrhu a podle potřeby využívat AI
- Mentorovat, koučovat a pravidelně poskytovat členům týmu zpětnou vazbu
Požadavky
- Prokazatelné úspěchy při budování a vedení vysoce výkonných týmů založených na spolupráci
- Odborná znalost návrhu RTL ve Verilogu a SystemVerilogu pro komplexní produkty ASIC a FPGA
- Výrazná zkušenost s dodáváním digitálních návrhů pro platformy ASIC a FPGA
- Zkušenost s optimalizací časování a hardwarových zdrojů pro aplikace s vysokou propustností dat nebo zpracováním signálu
- Zkušenost s technikami řízení spotřeby, syntézou a časovou analýzou
- Pokročilá znalost nástrojů EDA pro simulaci a syntézu
- Znalost metod řízení projektů používaných v průběhu celého životního cyklu návrhu včetně agilního a vodopádového přístupu
- Znalost postupů zachycování a sledovatelnosti požadavků
- Znalost algoritmů zpracování komunikačních signálů včetně opravy chyb, ekvalizace, odhadu kanálu a beamformingu
- Znalost ověřovacích technik UVM nebo praktická zkušenost s použitím UVM pro ověřování IP jader
- Zkušenost s vysokorychlostními rozhraními na čipu i mimo něj, jako jsou AMBA, PCIe nebo JESD
- Znalost C++ a SystemC pro modelování návrhů a integraci
- Zkušenost s modely technologické připravenosti
- Porozumění systémové architektuře v rámci multidisciplinárního projektového týmu
Benefity
- Výše mzdy se určuje podle dovedností a zkušeností
- Roční výkonnostní bonus až do výše 20 % mzdy
- Pravidelné přidělování opčních akcií EMI
- Penzijní zabezpečení
- Soukromé zdravotní pojištění
- Flexibilní pracovní doba
- Hybridní práce