AccelerComm Ltd разработва високопроизводителни комуникационни технологии за 5G мрежи. Нейните патентовани комуникационни алгоритми и IP решения за физическия слой са предназначени за радиодостъпни мрежи и помагат на оператори, производители на оборудване и доставчици на силициеви решения да се справят с предизвикателствата, свързани с мрежовия капацитет, латентността, потреблението на енергия и спектралната ефективност. Компанията работи в областта на телекомуникациите, производството и консултантските услуги и допринася за сътрудничеството в индустрията чрез участието си в алианса O-RAN ALLIANCE.
Старши ръководител на проектантски екип – ASIC/FPGA 5G сателитни системи
Ръководете разработването на IP за слой 1 на ASIC и FPGA за енергийно ефективни 5G сателитни и нетерестрични комуникации в AccelerComm. Насочвайте инженерни екипи, доставката към клиенти и междуфункционалното техническо планиране.
Описание
- Допринасяте за технологията на 5G сателитните базови станции и нетерестричните комуникации
- Определяте техническата пътна карта за подобряване на енергийната ефективност на следващото поколение устройства, квалифицирани за използване в космоса
- Доставяте разработената технология на клиентите
- Подпомагате техническите решения и планирането в цялата компания заедно с екипите по алгоритми, системна архитектура и софтуер
- Осигурявате техническо ръководство, за да гарантирате успешното и навременно изпълнение на проектите
- Ръководите екипа, като изграждате споделена експертиза и подкрепяте индивидуалното развитие
- Превръщате продуктовите изисквания в хардуерни резултати заедно със старши хардуерни инженери
- Участвате в разговори с клиенти по време на предпродажбите и разработването на продукти
- Ръководите реализацията на FPGA и ASIC чрез стандартни за индустрията методи, включително разработване на тестови среди на базата на UVM
- Развивате инженерните методи, процеси и практики за проектиране, като включвате изкуствен интелект, когато е полезно
- Наставлявате, обучавате и предоставяте редовна обратна връзка на членовете на екипа
Изисквания
- Доказан успех в изграждането и ръководенето на високоефективни екипи, които работят съвместно
- Експертни познания по RTL проектиране с Verilog и SystemVerilog за сложни ASIC и FPGA продукти
- Силен опит в доставянето на цифрови проекти за ASIC и FPGA платформи
- Опит в оптимизирането на времевите характеристики и хардуерните ресурси за приложения с висока пропускателна способност за обработка на данни или сигнали
- Опит с техники за управление на енергопотреблението, синтез и времеви анализ
- Напреднали умения за работа с EDA инструменти за симулация и синтез
- Познания по методи за управление на проекти, използвани през целия жизнен цикъл на проектирането, включително гъвкави и каскадни подходи
- Познания по практики за събиране и проследимост на изискванията
- Познания по алгоритми за обработка на комуникационни сигнали, включително корекция на грешки, еквализация, оценка на канала и формиране на лъча
- Разбиране на техниките за верификация с UVM или практически опит в прилагането на UVM за верификация на IP
- Опит с високоскоростни интерфейси на чипа и извън него, като AMBA, PCIe или JESD
- Разбиране на C++ и SystemC за моделиране и интеграция на проекти
- Опит с модели за технологична готовност
- Разбиране на системната архитектура в рамките на мултидисциплинарен проектен екип
Придобивки
- Заплащане, определено според уменията и опита
- Годишен бонус за резултати до 20% от заплатата
- Периодични предоставяния на опции за акции EMI
- Пенсионно осигуряване
- Частно здравно осигуряване
- Гъвкаво работно време
- Хибриден начин на работа