AccelerComm Ltd sviluppa tecnologie di comunicazione ad alte prestazioni per le reti 5G. I suoi algoritmi di comunicazione brevettati e la sua proprietà intellettuale relativa al livello fisico sono progettati per le reti di accesso radio e aiutano operatori, produttori di apparecchiature e fornitori di semiconduttori ad affrontare le sfide legate alla capacità di rete, alla latenza, al consumo energetico e all’efficienza spettrale. L’azienda opera nei settori delle telecomunicazioni, della produzione e della consulenza e contribuisce alla collaborazione nel settore attraverso la partecipazione all’O-RAN ALLIANCE.
Responsabile senior del team di progettazione – Sistemi satellitari 5G ASIC/FPGA
Guida lo sviluppo di IP Layer 1 per ASIC e FPGA destinati a comunicazioni satellitari 5G e non terrestri ad alta efficienza energetica presso AccelerComm. Coordina i team di ingegneria, le consegne ai clienti e la pianificazione tecnica interfunzionale.
Descrizione
- Contribuire allo sviluppo di stazioni base satellitari 5G e della tecnologia per comunicazioni non terrestri
- Definire la roadmap tecnica per migliorare l’efficienza energetica della prossima generazione di dispositivi qualificati per lo spazio
- Consegnare ai clienti la tecnologia sviluppata
- Supportare le decisioni tecniche e la pianificazione a livello aziendale insieme ai team Algoritmi, Architettura di sistema e Software
- Fornire la direzione tecnica necessaria per garantire che i progetti siano completati con successo e nei tempi previsti
- Guidare il team sviluppando competenze condivise e sostenendo la crescita individuale
- Trasformare i requisiti di prodotto in deliverable hardware insieme a ingegneri hardware senior
- Partecipare alle discussioni con i clienti durante la prevendita e lo sviluppo del prodotto
- Supervisionare l’implementazione FPGA e ASIC utilizzando metodi standard del settore, incluso lo sviluppo di testbench basati su UVM
- Far evolvere metodi, processi e pratiche di progettazione e ingegneria, integrando l’IA quando utile
- Fare da mentore, seguire e fornire feedback regolari ai membri del team
Requisiti
- Successo dimostrato nella creazione e nella guida di team collaborativi ad alte prestazioni
- Competenza avanzata nella progettazione RTL con Verilog e SystemVerilog per prodotti ASIC e FPGA complessi
- Solida esperienza nella realizzazione di progetti digitali per piattaforme ASIC e FPGA
- Esperienza nell’ottimizzazione dei tempi e delle risorse hardware per applicazioni di elaborazione dati o segnali ad alta velocità
- Esperienza nelle tecniche di gestione dell’alimentazione, nella sintesi e nell’analisi dei tempi
- Padronanza avanzata degli strumenti EDA per simulazione e sintesi
- Conoscenza dei metodi di gestione dei progetti utilizzati durante l’intero ciclo di vita della progettazione, inclusi gli approcci agile e a cascata
- Conoscenza delle pratiche di raccolta e tracciabilità dei requisiti
- Conoscenza degli algoritmi di elaborazione dei segnali di comunicazione, tra cui correzione degli errori, equalizzazione, stima del canale e beamforming
- Conoscenza delle tecniche di verifica UVM o esperienza pratica nell’applicazione di UVM alla verifica di IP
- Esperienza con interfacce ad alta velocità on-chip e off-chip, come AMBA, PCIe o JESD
- Conoscenza di C++ e SystemC per la modellazione e l’integrazione dei progetti
- Esperienza con i modelli di maturità tecnologica
- Conoscenza dell’architettura di sistema all’interno di un team di progetto multidisciplinare
Benefit
- Pacchetto retributivo determinato in base alle competenze e all’esperienza
- Bonus annuale legato alle prestazioni fino al 20% dello stipendio
- Assegnazioni periodiche di opzioni su azioni EMI
- Pensione
- Assicurazione sanitaria privata
- Orari di lavoro flessibili
- Lavoro ibrido