Liderar la arquitectura de productos de comunicaciones 5G en AccelerComm, guiando implementaciones en FPGA y ASIC, la integración con clientes y las decisiones técnicas interfuncionales.
Lidera el desarrollo de IP de capa 1 para ASIC y FPGA destinadas a comunicaciones satelitales 5G y no terrestres con eficiencia energética en AccelerComm. Guía a los equipos de ingeniería, la entrega a clientes y la planificación técnica transversal.
Lidera el desarrollo de hardware 5G energéticamente eficiente y cualificado para el espacio en AccelerComm. Dirige la entrega de IP para ASIC y FPGA, los equipos de ingeniería, el trabajo tecnológico con clientes y la estrategia de diseño.
