Ralliant 是一家全球精密技術公司，為電氣化與數位化產品打造工程元件、組件與系統。其業務支援製造、醫療保健與國防等領域中的高要求應用，包括醫療設備與國防系統。Ralliant 與工程師密切合作，將複雜需求轉化為可靠產品，並透過 Ralliant 業務系統與專業技術能力組合，結合精密製造與持續改進。
ASIC設計經理（混合辦公）
領導Tektronix數位ASIC組織，負責測試與量測平台的架構、實體實作、流片、矽晶啟動及工程團隊發展。
說明
- 領導並培育數位ASIC設計、驗證與實體設計工程師
- 負責數位ASIC完整生命週期，從微架構與RTL到IP整合、實體設計、簽核、流片及矽晶啟動
- 制定數位IP、子系統、全晶片整合及實體實作的技術方向
- 指導實體設計規劃與執行，包括佈局規劃、電源網路架構、時脈分佈、壅塞分析、繞線最佳化、工程變更單及設計收斂
- 採用適用於混合訊號設計的數位頂層開發流程
- 負責簽核工作，涵蓋靜態時序、訊號完整性、電源完整性、IR壓降、電遷移、形式等價、DRC、LVS及流片準備度
- 與產品及系統架構師合作，將需求轉化為ASIC規格、分割方案、介面與效能目標
- 協調UVM驗證、DFT、CAD、封裝、驗證、產品工程、晶圓廠及外部設計服務團隊之間的交付
- 參與晶粒規劃、凸塊配置、電源供應、熱效能、可製造性及封裝整合
- 制定並執行時程、資源、成本、里程碑及風險緩解計畫
- 透過既定方法、技術評審、lint與CDC準備度、實作檢查及簽核標準維持設計品質
- 推動ASIC設計流程、自動化及工程實務
- 支援矽晶啟動、特性分析、矽後除錯及量產準備工作
- 管理承包商、外部設計服務供應商、IP供應商及技術合作夥伴
- 親自參與技術評審及關鍵設計或實作任務
職位要求
- 具備電機工程、電腦工程、相關技術領域學士學位，或同等實務經驗
- 具備開發ASIC或複雜數位積體電路的豐富經驗，包括數位設計與實體實作
- 具備領導技術專案、指導工程師或協調跨領域工程團隊的經驗
- 精通數位設計方法，包括微架構、可綜合SystemVerilog或Verilog RTL、IP整合、綜合、約束開發及靜態時序分析
- 具備實體設計與實作經驗，涵蓋佈局規劃、電源規劃、時脈樹綜合、佈局繞線、時序收斂、工程變更單、電源完整性或實體簽核中的多項經驗
- 熟悉ASIC驗證、DFT、封裝、CAD以及矽驗證介面與交接流程
- 具備使用Cadence、Synopsys、Siemens EDA或同等供應商之業界標準ASIC設計、實作、時序或簽核工具的經驗
- 具備推動ASIC完成設計收斂、流片、矽晶啟動、認證或量產發布等重要里程碑的經驗
- 具備出色的溝通、協作、組織及問題解決能力
- 優先考慮：具備管理或正式領導工程團隊的經驗，包括招募、指導、職涯發展及資源規劃
- 優先考慮：具備電機工程、電腦工程或相關領域碩士或博士學位
- 優先考慮：具備領導完整數位ASIC或SoC實作至流片的經驗
- 優先考慮：具備高速數位或混合訊號ASIC、DSP架構、資料轉換器介面或儀器應用經驗
- 優先考慮：具備多模式多角時序分析、訊號完整性分析、IR壓降與電遷移驗證或相關實體簽核方法經驗
- 優先考慮：具備針對效能、功耗、面積、良率、可靠性及可製造性最佳化設計的經驗
- 優先考慮：熟悉覆晶封裝、凸塊規劃、封裝協同設計、多晶片模組、晶粒或先進封裝技術
- 優先考慮：具備FPGA原型驗證、模擬或前矽驗證技術經驗
- 優先考慮：具備與晶圓廠、OSAT合作夥伴、外部IP供應商、EDA供應商或設計服務供應商合作的經驗
- 優先考慮：具備改善ASIC開發方法、自動化及團隊執行實務的經驗
福利待遇
- 協助塑造未來的Tektronix儀器平台
- 領導負責策略性晶片開發的工程團隊
- 影響技術方向、工程方法及專案交付
- 獲得專業發展與持續學習機會
- 在協作型工程文化中工作
- 協助招募並留住工程師，同時支持其職涯成長與發展
