Ralliant 是一家全球精密技术公司，为电气化和数字化产品开发工程组件、组件装配件及系统。其业务服务于制造业、医疗保健和国防等领域的高要求应用，包括医疗设备和国防系统。Ralliant 与工程师紧密合作，将复杂需求转化为可靠产品，并通过 Ralliant 业务系统和专业技术能力组合，将精密制造与持续改进相结合。
ASIC设计经理（混合办公）
领导Tektronix数字ASIC组织，负责测试测量平台的架构、物理实现、流片、硅片启动以及工程团队发展。
描述
- 领导并培养数字ASIC设计、验证和物理设计工程师
- 负责数字ASIC完整生命周期，从微架构和RTL到IP集成、物理设计、签核、流片和硅片启动
- 制定数字IP、子系统、全芯片集成和物理实现的技术方向
- 指导物理设计规划和执行，包括布局规划、电源网络架构、时钟分布、拥塞分析、布线优化、工程变更单和设计收敛
- 采用适用于混合信号设计的数字顶层开发流程
- 负责签核工作，包括静态时序、信号完整性、电源完整性、IR压降、电迁移、形式等价、DRC、LVS和流片准备度
- 与产品和系统架构师合作，将需求转化为ASIC规格、分区方案、接口和性能目标
- 协调UVM验证、DFT、CAD、封装、验证、产品工程、晶圆厂和外部设计服务团队之间的交付
- 参与芯片规划、凸点分配、电源输送、热性能、可制造性和封装集成
- 制定并执行进度、资源、成本、里程碑和风险缓解计划
- 通过既定方法、技术评审、lint和CDC准备度、实现检查及签核标准维护设计质量
- 推进ASIC设计流程、自动化和工程实践
- 支持硅片启动、特性分析、硅后调试和量产准备工作
- 管理承包商、外部设计服务供应商、IP供应商和技术合作伙伴
- 亲自参与技术评审以及关键设计或实现任务
任职要求
- 电气工程、计算机工程、相关技术专业学士学位，或具备同等实践经验
- 拥有开发ASIC或复杂数字集成电路的丰富经验，包括数字设计和物理实现
- 具备领导技术项目、指导工程师或协调多学科工程团队的经验
- 精通数字设计方法，包括微架构、可综合SystemVerilog或Verilog RTL、IP集成、综合、约束开发和静态时序分析
- 具备物理设计和实现经验，涵盖布局规划、电源规划、时钟树综合、布局布线、时序收敛、工程变更单、电源完整性或物理签核中的多项经验
- 熟悉ASIC验证、DFT、封装、CAD以及硅验证接口和交接流程
- 具备使用Cadence、Synopsys、Siemens EDA或同等厂商的业界标准ASIC设计、实现、时序或签核工具的经验
- 具备推动ASIC完成设计收敛、流片、硅片启动、认证或量产发布等重要里程碑的经验
- 具备出色的沟通、协作、组织和问题解决能力
- 优先考虑：具备管理或正式领导工程团队的经验，包括招聘、指导、职业发展和资源规划
- 优先考虑：拥有电气工程、计算机工程或相关领域硕士或博士学位
- 优先考虑：具备领导完整数字ASIC或SoC实现直至流片的经验
- 优先考虑：具备高速数字或混合信号ASIC、DSP架构、数据转换器接口或仪器应用经验
- 优先考虑：具备多模式多角时序分析、信号完整性分析、IR压降和电迁移验证或相关物理签核方法经验
- 优先考虑：具备针对性能、功耗、面积、良率、可靠性和可制造性优化设计的经验
- 优先考虑：熟悉倒装芯片封装、凸点规划、封装协同设计、多芯片模块、芯粒或先进封装技术
- 优先考虑：具备FPGA原型验证、仿真或片前验证技术经验
- 优先考虑：具备与晶圆厂、OSAT合作伙伴、外部IP供应商、EDA供应商或设计服务供应商合作的经验
- 优先考虑：具备改进ASIC开发方法、自动化和团队执行实践的经验
福利待遇
- 帮助塑造未来的Tektronix仪器平台
- 领导负责战略芯片开发的工程团队
- 影响技术方向、工程方法和项目交付
- 获得职业发展和持续学习机会
- 在协作型工程文化中工作
- 协助招聘和留住工程师，同时支持其职业成长与发展