Ralliant er et globalt selskap innen presisjonsteknologi som utvikler konstruerte komponenter, sammenstillinger og systemer for elektrifiserte og digitale produkter. Arbeidet deres støtter krevende bruksområder innen blant annet produksjon, helsevesen og forsvar, inkludert medisinsk utstyr og forsvarssystemer. Ralliant samarbeider tett med ingeniører for å omsette komplekse krav til pålitelige produkter, og kombinerer presisjonsproduksjon med kontinuerlig forbedring gjennom sitt Ralliant Business System og en portefølje av spesialiserte teknologiske kapasiteter.
Leder for ASIC-design (hybrid)
Led Tektronix' organisasjon for digital ASIC-design, og ha ansvar for arkitektur, fysisk implementering, tapeout, oppstart av silisium og utvikling av ingeniørteam for test- og måleplattformer.
Beskrivelse
- Lede og utvikle ingeniører innen digital ASIC-design, verifikasjon og fysisk design
- Ha ansvar for hele livssyklusen til digitale ASIC-er, fra mikroarkitektur og RTL til IP-integrasjon, fysisk design, signoff, tapeout og oppstart av silisium
- Fastsette teknisk retning for digital IP, delsystemer, integrasjon på fullbrikkenivå og fysisk implementering
- Lede planlegging og gjennomføring av fysisk design, inkludert floorplanning, arkitektur for strømforsyningsnett, klokkedistribusjon, analyse av overbelastning, rutingsoptimalisering, engineering change orders og designavslutning
- Bruke digital-on-top-utviklingsflyter for mixed-signal-design
- Overvåke signoff-arbeid som omfatter statisk tidsanalyse, signalintegritet, strømforsyningsintegritet, IR-drop, elektromigrasjon, formell ekvivalens, DRC, LVS og tapeout-beredskap
- Samarbeide med produkt- og systemarkitekter for å omsette krav til ASIC-spesifikasjoner, partisjoneringsstrategier, grensesnitt og ytelsesmål
- Koordinere leveranser på tvers av UVM-verifikasjon, DFT, CAD, kapsling, validering, produkteringeniørarbeid, støperier og eksterne designserviceteam
- Samarbeide om die-planlegging, bump-tildelinger, strømforsyning, termisk ytelse, produksjonsegnethet og pakkeintegrasjon
- Utarbeide og gjennomføre planer for tidsplaner, ressurser, kostnader, milepæler og risikoreduksjon
- Sikre designkvalitet gjennom definerte metoder, tekniske gjennomganger, lint- og CDC-beredskap, implementeringskontroller og signoff-standarder
- Videreutvikle ASIC-designflyter, automatisering og tekniske arbeidsmetoder
- Støtte oppstart av silisium, karakterisering, feilsøking etter silisium og arbeid med produksjonsberedskap
- Ha ansvar for kontraktører, eksterne designserviceleverandører, IP-leverandører og tekniske partnere
- Delta praktisk i tekniske gjennomganger og kritiske design- eller implementeringsoppgaver
Krav
- Bachelorgrad i elektroteknikk, datateknikk, en relatert teknisk disiplin eller tilsvarende praktisk erfaring
- Betydelig erfaring med utvikling av ASIC-er eller komplekse digitale integrerte kretser, inkludert digital design og fysisk implementering
- Erfaring med å lede tekniske prosjekter, veilede ingeniører eller koordinere tverrfaglige ingeniørteam
- Svært gode kunnskaper i digitale designmetoder, inkludert mikroarkitektur, syntetiserbar SystemVerilog- eller Verilog-RTL, IP-integrasjon, syntese, utvikling av constraints og statisk tidsanalyse
- Erfaring med fysisk design og implementering, inkludert flere av floorplanning, strømforsyningsplanlegging, klokketøy-syntese, place-and-route, timing closure, engineering change orders, strømforsyningsintegritet eller fysisk signoff
- Kjennskap til ASIC-verifikasjon, DFT, kapsling samt grensesnitt og overleveringer for silisiumvalidering
- Erfaring med bransjestandardverktøy for ASIC-design, implementering, timing eller signoff fra Cadence, Synopsys, Siemens EDA eller tilsvarende leverandører
- Erfaring med å ta en ASIC gjennom viktige milepæler som designavslutning, tapeout, oppstart av silisium, kvalifisering eller produksjonslansering
- Gode kommunikasjons-, samarbeids-, organisasjons- og problemløsningsevner
- Foretrukket: erfaring med å lede eller ha formelt ansvar for ingeniørteam, inkludert rekruttering, coaching, karriereutvikling og ressursplanlegging
- Foretrukket: mastergrad eller doktorgrad i elektroteknikk, datateknikk eller et relatert fagområde
- Foretrukket: erfaring med å lede komplett digital ASIC- eller SoC-implementering frem til tapeout
- Foretrukket: erfaring med høyhastighets digitale ASIC-er eller mixed-signal-ASIC-er, DSP-arkitekturer, datakonverteringsgrensesnitt eller instrumenteringsapplikasjoner
- Foretrukket: erfaring med timinganalyse i flere moduser og hjørner, signalintegritetsanalyse, verifisering av IR-drop og elektromigrasjon eller relaterte metoder for fysisk signoff
- Foretrukket: erfaring med optimalisering av design for ytelse, strømforbruk, areal, utbytte, pålitelighet og produksjonsegnethet
- Foretrukket: kjennskap til flip-chip-kapsling, bump-planlegging, co-design av pakke, multibrikkemoduler, chiplets eller avanserte kapslingsteknologier
- Foretrukket: erfaring med FPGA-prototyping, emulering eller teknikker for validering før silisium
- Foretrukket: erfaring med arbeid med støperier, OSAT-partnere, eksterne IP-leverandører, EDA-leverandører eller designserviceleverandører
- Foretrukket: erfaring med å forbedre metoder for ASIC-utvikling, automatisering og teamets gjennomføringspraksis
Fordeler
- Bidra til å forme fremtidige instrumentplattformer fra Tektronix
- Lede et ingeniørteam med ansvar for strategisk silisiumutvikling
- Påvirke teknologisk retning, ingeniørmetoder og programgjennomføring
- Få tilgang til faglig utvikling og løpende læringsmuligheter
- Arbeide i en samarbeidsorientert ingeniørkultur
- Bidra til å rekruttere og beholde ingeniører samt støtte deres karriere- og kompetanseutvikling