GlobalFoundries是一家半导体制造商，通过工艺技术、芯片设计支持、开发和晶圆制造服务，为高速增长市场提供服务。公司依托遍布美国、欧洲和亚洲的大型多元化员工队伍及生产布局，将工程技术与制造能力相结合。对于求职者而言，GlobalFoundries提供与半导体技术、硬件制造、工艺开发和先进晶圆制造相关的职业机会。
量子 PDK 设计赋能工程师，物理验证
为 GlobalFoundries 半导体制造开发和维护 DRC、LVS 及 PEX 规则文件与 PDK 组件。通过自动化、测试和 AI/ML 辅助设计赋能，提升物理验证能力。
描述
- 构建、验证并维护 DRC、LVS 和 PEX 规则文件及相关 PDK 组件。
- 将工艺集成要求、设计规则、器件定义和电气模型转化为可用于生产的验证与提取解决方案。
- 创建回归测试和测试方法，用于评估规则文件在不同技术和 EDA 环境中的正确性、覆盖率、性能、可扩展性和兼容性。
- 调查复杂的 DRC、LVS 和 PEX 问题，确定根本原因，并与工艺、建模、设计和 EDA 团队协作解决差异。
- 与工艺技术、设计规则、紧凑模型、可靠性、电路设计、版图和 EDA 专家协作。
- 开发用于规则文件创建、测试生成、覆盖率分析、错误分类、异常检测、调试和 PDK 质量保证的自动化及 AI/ML 辅助方法。
- 改进验证和提取流程的准确性、运行时间、内存效率、可扩展性、易用性和生产部署能力。
- 通过验证、回归测试、文档编制、变更控制和持续改进，提升 PDK 质量和发布准备度。
- 安全开展工作，并参与环境、健康、安全与安保相关倡议。
- 根据需要支持其他项目和任务。
- 指导初级员工，领导中大型项目，并参与跨地点、跨职能团队。
- 提供专业技术指导，并参与外部项目、供应商计划、联盟评审、会议委员会、专利和出版物。
任职要求
- 电气工程、计算机工程、微电子、计算机科学、应用物理或相关技术专业本科及以上学历。
- 具备半导体 PDK 开发、物理验证、EDA、集成电路物理设计、寄生参数提取或相关领域经验，具体经验要求取决于适用的 GF 职业级别。
- 具备开发、编码、调试或验证 DRC 和/或 LVS 规则的经验。
- 了解寄生电阻和电容提取、互连建模、版图相关效应及其对电路性能的影响。
- 了解 CMOS 工艺技术、半导体器件、版图规则、互连结构以及设计到制造之间的关系。
- 具备使用行业标准物理验证或提取环境以及规则文件开发实践的经验。
- 熟练使用 Python、Tcl、Perl、Shell 脚本或同等工具进行工程自动化、回归测试和数据分析。
- 能够诊断复杂技术问题，开展结构化根因分析，并将分析结果转化为持久的工程解决方案。
- 愿意出差，出差比例最高可达 10%。
- 英语书面和口语流利。
- 本科具有 6–7 年经验，硕士具有 5–6 年经验，或博士具有 3–4 年经验。
- 优先条件：硕士或博士学位。
- 优先条件：具备开发并发布生产级 PDK DRC、LVS 和/或 PEX 规则文件的经验。
- 优先条件：具备使用 Siemens Calibre、Synopsys IC Validator、Cadence Pegasus/PVS 或同类工具的经验。
- 优先条件：具备创建 PEX 技术文件、执行 RC 提取、建模工艺角并将模型与硅片结果进行关联的经验。
- 优先条件：具备构建自动化回归环境、规则覆盖率指标、测试结构或 PDK 验证方法的经验。
- 优先条件：具备将 AI/ML、生成式 AI 或数据驱动方法应用于半导体设计赋能的经验。
- 优先条件：了解工艺集成、设计规则、OPC/光刻、器件建模、可靠性、提取和电路设计之间的关系。
- 优先条件：具备与 EDA 供应商以及内部或外部设计团队合作的经验。
- 优先条件：具备出色的书面和口头沟通能力。
- 优先条件：具备较强的规划和组织能力。
