GlobalFoundries是一家半導體製造商，透過製程技術、晶片設計支援、開發及晶圓製造服務，服務於高成長市場。公司的業務結合工程技術與製造能力，並依託遍布美國、歐洲及亞洲的大型多元化員工團隊與生產布局。對求職者而言，GlobalFoundries提供與半導體技術、硬體製造、製程開發及先進晶圓製造相關的職涯機會。
量子 PDK 設計賦能工程師，實體驗證
為 GlobalFoundries 半導體製造開發與維護 DRC、LVS 及 PEX 規則檔與 PDK 元件。透過自動化、測試及 AI/ML 輔助設計賦能，提升實體驗證能力。
說明
- 建構、驗證並維護 DRC、LVS 和 PEX 規則檔及相關 PDK 元件。
- 將製程整合要求、設計規則、元件定義和電氣模型轉化為可用於生產的驗證與擷取解決方案。
- 建立回歸測試和測試方法，用於評估規則檔在不同技術與 EDA 環境中的正確性、涵蓋率、效能、可擴充性和相容性。
- 調查複雜的 DRC、LVS 和 PEX 問題，找出根本原因，並與製程、建模、設計和 EDA 團隊合作解決差異。
- 與製程技術、設計規則、緊湊模型、可靠度、電路設計、佈局和 EDA 專家合作。
- 開發用於規則檔建立、測試產生、涵蓋率分析、錯誤分類、異常偵測、除錯和 PDK 品質保證的自動化及 AI/ML 輔助方法。
- 改善驗證與擷取流程的準確性、執行時間、記憶體效率、可擴充性、易用性和生產部署能力。
- 透過驗證、回歸測試、文件編製、變更控制和持續改進，提升 PDK 品質與發佈準備度。
- 安全執行工作，並參與環境、健康、安全與保安相關倡議。
- 依需求支援其他專案和任務。
- 指導初階員工，領導中大型專案，並參與跨地點、跨職能團隊。
- 提供專業技術指導，並參與外部計畫、供應商倡議、聯盟審查、會議委員會、專利和出版物。
職位要求
- 電機工程、電腦工程、微電子、電腦科學、應用物理或相關技術領域學士學位。
- 具備半導體 PDK 開發、實體驗證、EDA、積體電路實體設計、寄生參數擷取或相關領域經驗，具體經驗要求取決於適用的 GF 職業級別。
- 具備開發、編碼、除錯或驗證 DRC 和／或 LVS 規則的經驗。
- 了解寄生電阻與電容擷取、互連建模、佈局相關效應及其對電路效能的影響。
- 具備 CMOS 製程技術、半導體元件、佈局規則、互連結構及設計到製造關係的工作知識。
- 具備使用業界標準實體驗證或擷取環境及規則檔開發實務的經驗。
- 熟悉 Python、Tcl、Perl、Shell 指令碼或同等工具，用於工程自動化、回歸測試和資料分析。
- 能夠診斷複雜技術問題，進行結構化根因分析，並將發現轉化為持久的工程解決方案。
- 願意出差，出差比例最高可達 10%。
- 具備流利的英語書寫與口語能力。
- 學士具 6–7 年經驗、碩士具 5–6 年經驗，或博士具 3–4 年經驗。
- 優先條件：具備碩士或博士學位。
- 優先條件：具備開發並發佈生產級 PDK DRC、LVS 和／或 PEX 規則檔的經驗。
- 優先條件：具備 Siemens Calibre、Synopsys IC Validator、Cadence Pegasus/PVS 或同類工具的經驗。
- 優先條件：具備建立 PEX 技術檔案、執行 RC 擷取、建模製程角落並將模型與矽晶結果進行關聯的經驗。
- 優先條件：具備建立自動化回歸環境、規則涵蓋率指標、測試結構或 PDK 驗證方法的經驗。
- 優先條件：具備將 AI/ML、生成式 AI 或資料驅動方法應用於半導體設計賦能的經驗。
- 優先條件：了解製程整合、設計規則、OPC/微影、元件建模、可靠度、擷取和電路設計之間的關係。
- 優先條件：具備與 EDA 供應商及內部或外部設計團隊合作的經驗。
- 優先條件：具備出色的書面和口頭溝通能力。
- 優先條件：具備強大的規劃和組織能力。