量子 PDK デザインイネーブルメントエンジニア(物理検証)
GlobalFoundries の半導体製造向けに、DRC、LVS、PEX のルールデッキと PDK コンポーネントを開発・保守します。自動化、テスト、AI/ML 支援のデザインイネーブルメントにより、物理検証を改善します。
仕事内容
- DRC、LVS、PEX のルールデッキおよび関連する PDK コンポーネントを構築、認定、保守する。
- プロセス統合要件、設計ルール、デバイス定義、電気モデルを、量産に対応した検証・抽出ソリューションへ変換する。
- 複数のテクノロジーおよび EDA 環境におけるルールデッキの正確性、カバレッジ、性能、拡張性、互換性を評価する回帰テストとテスト手法を作成する。
- 複雑な DRC、LVS、PEX の問題を調査し、根本原因を特定して、プロセス、モデリング、設計、EDA チームと連携しながら不一致を解決する。
- プロセステクノロジー、設計ルール、コンパクトモデリング、信頼性、回路設計、レイアウト、EDA の専門家と協業する。
- ルールデッキの作成、テスト生成、カバレッジ分析、エラー分類、異常検知、デバッグ、PDK 品質保証のための自動化および AI/ML 支援手法を開発する。
- 正確性、実行時間、メモリ効率、拡張性、使いやすさ、本番展開を考慮して、検証・抽出フローを改善する。
- 認定、回帰テスト、文書化、変更管理、継続的改善を通じて、PDK の品質とリリース準備度を高める。
- 安全に業務を遂行し、環境・健康・安全・セキュリティの取り組みに貢献する。
- 必要に応じて、その他のプロジェクトや業務を支援する。
- ジュニアスタッフを指導し、中規模から大規模のプロジェクトを主導するとともに、拠点横断・部門横断のチームに貢献する。
- 専門的な技術ガイダンスを提供し、外部プログラム、サプライヤーの取り組み、コンソーシアムレビュー、学会委員会、特許、出版物に貢献する。
応募要件
- 電気工学、コンピュータ工学、マイクロエレクトロニクス、コンピュータサイエンス、応用物理学、または関連する技術分野の学士号。
- 半導体 PDK 開発、物理検証、EDA、IC 物理設計、寄生抽出、または関連分野での実務経験。必要な経験年数は、該当する GF のキャリアレベルに基づく。
- DRC および/または LVS ルールの開発、コーディング、デバッグ、認定の経験。
- 寄生抵抗・容量抽出、配線モデリング、レイアウト依存効果、およびそれらが回路性能に及ぼす影響に関する知識。
- CMOS プロセステクノロジー、半導体デバイス、レイアウトルール、配線構造、設計から製造までの関係に関する実務知識。
- 業界標準の物理検証または抽出環境、およびルールデッキ開発手法の経験。
- Python、Tcl、Perl、シェルスクリプト、または同等のツールを用いたエンジニアリング自動化、回帰テスト、データ分析のスキル。
- 複雑な技術課題を診断し、体系的な根本原因分析を行い、結果を持続的なエンジニアリングソリューションへつなげる能力。
- 最大 10% の出張に応じられること。
- 英語の読み書きと会話に堪能であること。
- 学士は 6~7 年、修士は 5~6 年、または博士は 3~4 年の経験。
- 歓迎条件:修士号または博士号。
- 歓迎条件:量産用 PDK DRC、LVS、および/または PEX ルールデッキの開発・リリース経験。
- 歓迎条件:Siemens Calibre、Synopsys IC Validator、Cadence Pegasus/PVS、または同等ツールの使用経験。
- 歓迎条件:PEX テクノロジーファイルの作成、RC 抽出、プロセスコーナーのモデリング、モデルとシリコンの相関評価の経験。
- 歓迎条件:自動回帰環境、ルールカバレッジ指標、テスト構造、または PDK 認定手法の構築経験。
- 歓迎条件:半導体デザインイネーブルメントに AI/ML、生成 AI、またはデータ駆動型手法を適用した経験。
- 歓迎条件:プロセス統合、設計ルール、OPC/リソグラフィ、デバイスモデリング、信頼性、抽出、回路設計の相互関係に関する理解。
- 歓迎条件:EDA ベンダーおよび社内外の設計チームとの協業経験。
- 歓迎条件:優れた文書および口頭でのコミュニケーション能力。
- 歓迎条件:高い計画力と組織力。
