GlobalFoundries es un fabricante de semiconductores que presta servicios a mercados de alto crecimiento mediante tecnología de procesos, apoyo al diseño de chips, desarrollo y fabricación. Su trabajo combina ingeniería y producción en una plantilla amplia y diversa, con centros de producción distribuidos por Estados Unidos, Europa y Asia. Para quienes buscan empleo, GlobalFoundries ofrece oportunidades relacionadas con la tecnología de semiconductores, la fabricación de hardware, el desarrollo de procesos y la fabricación avanzada.
Ingeniero de habilitación de diseño de PDK cuántico, verificación física
Desarrolla y mantiene decks de reglas DRC, LVS y PEX y componentes de PDK para la fabricación de semiconductores de GlobalFoundries. Mejora la verificación física mediante automatización, pruebas y habilitación de diseño asistida por IA/ML.
Estados Unidos
Nueva York98.000 $ – 176.000 $ / año
PresencialTiempo completoIntermedioSeniorIdioma Obligatorio: inglésDiseñadorDescripción
- Construir, cualificar y mantener decks de reglas DRC, LVS y PEX junto con los componentes de PDK relacionados.
- Convertir los requisitos de integración de procesos, las reglas de diseño, las definiciones de dispositivos y los modelos eléctricos en soluciones de verificación y extracción listas para producción.
- Crear métodos de regresión y pruebas que evalúen la corrección, cobertura, rendimiento, escalabilidad y compatibilidad de los decks de reglas en distintas tecnologías y entornos EDA.
- Investigar problemas complejos de DRC, LVS y PEX, determinar sus causas raíz y resolver discrepancias con los equipos de procesos, modelado, diseño y EDA.
- Colaborar con especialistas en tecnología de procesos, reglas de diseño, modelado compacto, fiabilidad, diseño de circuitos, layout y EDA.
- Desarrollar enfoques de automatización y métodos asistidos por IA/ML para crear decks de reglas, generar pruebas, analizar cobertura, clasificar errores, detectar anomalías, depurar y asegurar la calidad de los PDK.
- Mejorar los flujos de verificación y extracción en precisión, tiempo de ejecución, eficiencia de memoria, escalabilidad, usabilidad y despliegue en producción.
- Mejorar la calidad del PDK y su preparación para la publicación mediante cualificación, pruebas de regresión, documentación, control de cambios y mejora continua.
- Realizar el trabajo de forma segura y contribuir a las iniciativas de medio ambiente, salud, seguridad y protección.
- Apoyar otros proyectos y tareas según sea necesario.
- Orientar a personal junior, liderar proyectos de mediana y gran escala y contribuir a equipos multifuncionales y distribuidos entre distintos centros.
- Proporcionar orientación técnica especializada y contribuir a programas externos, iniciativas de proveedores, revisiones de consorcios, comités de conferencias, patentes y publicaciones.
Requisitos
- Título universitario en ingeniería eléctrica, ingeniería informática, microelectrónica, informática, física aplicada u otra disciplina técnica relacionada.
- Experiencia relevante en desarrollo de PDK para semiconductores, verificación física, EDA, diseño físico de circuitos integrados, extracción de parásitos u otra área relacionada, con requisitos de experiencia según el nivel profesional aplicable de GF.
- Experiencia en el desarrollo, programación, depuración o cualificación de reglas DRC o LVS.
- Conocimientos de extracción de resistencia y capacitancia parásitas, modelado de interconexiones, efectos dependientes del layout y su influencia en el rendimiento de los circuitos.
- Conocimientos prácticos de tecnologías de proceso CMOS, dispositivos semiconductores, reglas de layout, estructuras de interconexión y relaciones entre diseño y fabricación.
- Experiencia con entornos estándar del sector para verificación física o extracción y con prácticas de desarrollo de decks de reglas.
- Dominio de Python, Tcl, Perl, scripting de shell u otras herramientas equivalentes para automatización de ingeniería, pruebas de regresión y análisis de datos.
- Capacidad para diagnosticar problemas técnicos complejos, realizar análisis estructurados de causas raíz y convertir los hallazgos en soluciones de ingeniería duraderas.
- Disponibilidad para viajar hasta un 10 %.
- Inglés escrito y hablado con fluidez.
- Licenciatura con 6–7 años de experiencia, máster con 5–6 años o doctorado con 3–4 años.
- Se valora: título de máster o doctorado.
- Se valora: experiencia en el desarrollo y lanzamiento de decks de reglas DRC, LVS o PEX de PDK para producción.
- Se valora: experiencia con Siemens Calibre, Synopsys IC Validator, Cadence Pegasus/PVS u otras herramientas comparables.
- Se valora: experiencia en la creación de archivos tecnológicos PEX, realización de extracción RC, modelado de esquinas de proceso y correlación de modelos con silicio.
- Se valora: experiencia en la creación de entornos automatizados de regresión, métricas de cobertura de reglas, estructuras de prueba o métodos de cualificación de PDK.
- Se valora: experiencia aplicando IA/ML, IA generativa o métodos basados en datos a la habilitación del diseño de semiconductores.
- Se valora: comprensión de las relaciones entre integración de procesos, reglas de diseño, OPC/litografía, modelado de dispositivos, fiabilidad, extracción y diseño de circuitos.
- Se valora: experiencia trabajando con proveedores de EDA y equipos de diseño internos o externos.
- Se valora: excelentes habilidades de comunicación escrita y verbal.
- Se valora: gran capacidad de planificación y organización.