GlobalFoundries adalah produsen semikonduktor yang melayani pasar-pasar dengan pertumbuhan tinggi melalui teknologi proses, dukungan desain chip, pengembangan, dan layanan fabrikasi. Kegiatannya memadukan rekayasa dan manufaktur dengan melibatkan tenaga kerja serta jejak produksi yang besar dan beragam di Amerika Serikat, Eropa, dan Asia. Bagi pencari kerja, GlobalFoundries menawarkan peluang yang berkaitan dengan teknologi semikonduktor, manufaktur perangkat keras, pengembangan proses, dan fabrikasi canggih.
Insinyur Pengaktifan Desain PDK Kuantum, Verifikasi Fisik
Mengembangkan dan memelihara deck aturan DRC, LVS, dan PEX serta komponen PDK untuk manufaktur semikonduktor GlobalFoundries. Meningkatkan verifikasi fisik melalui otomatisasi, pengujian, dan pengaktifan desain berbantuan AI/ML.
Amerika Serikat
New York$98.000 – $176.000 / tahun
Di lokasiPenuh waktuMenengahSeniorBahasa Wajib: InggrisDesainerDeskripsi
- Membangun, mengkualifikasi, dan memelihara deck aturan DRC, LVS, dan PEX beserta komponen PDK terkait.
- Mengubah persyaratan integrasi proses, aturan desain, definisi perangkat, dan model listrik menjadi solusi verifikasi dan ekstraksi siap produksi.
- Membuat metode regresi dan pengujian untuk menilai kebenaran deck aturan, cakupan, kinerja, skalabilitas, dan kompatibilitas di berbagai teknologi serta lingkungan EDA.
- Menyelidiki masalah DRC, LVS, dan PEX yang kompleks, menentukan akar masalah, serta menyelesaikan perbedaan bersama tim proses, pemodelan, desain, dan EDA.
- Berkolaborasi dengan spesialis teknologi proses, aturan desain, pemodelan kompak, keandalan, desain sirkuit, tata letak, dan EDA.
- Mengembangkan pendekatan otomatisasi dan berbantuan AI/ML untuk pembuatan deck aturan, pembuatan pengujian, analisis cakupan, klasifikasi kesalahan, deteksi anomali, debugging, dan jaminan kualitas PDK.
- Meningkatkan alur verifikasi dan ekstraksi untuk akurasi, waktu proses, efisiensi memori, skalabilitas, kemudahan penggunaan, dan penerapan produksi.
- Meningkatkan kualitas dan kesiapan rilis PDK melalui kualifikasi, pengujian regresi, dokumentasi, pengendalian perubahan, dan perbaikan berkelanjutan.
- Melaksanakan pekerjaan dengan aman dan berkontribusi pada inisiatif Lingkungan, Kesehatan, Keselamatan, dan Keamanan.
- Mendukung proyek dan penugasan tambahan sesuai kebutuhan.
- Membimbing staf junior, memimpin proyek berskala menengah hingga besar, dan berkontribusi dalam tim lintas lokasi serta lintas fungsi.
- Memberikan panduan teknis khusus dan berkontribusi pada program eksternal, inisiatif pemasok, peninjauan konsorsium, komite konferensi, paten, dan publikasi.
Persyaratan
- Gelar sarjana di bidang teknik elektro, teknik komputer, mikroelektronika, ilmu komputer, fisika terapan, atau disiplin teknis terkait.
- Pengalaman relevan dalam pengembangan PDK semikonduktor, verifikasi fisik, EDA, desain fisik IC, ekstraksi parasit, atau bidang terkait, dengan persyaratan pengalaman berdasarkan tingkat karier GF yang berlaku.
- Pengalaman mengembangkan, memprogram, men-debug, atau mengkualifikasi aturan DRC dan/atau LVS.
- Pengetahuan tentang ekstraksi resistansi dan kapasitansi parasit, pemodelan interkoneksi, efek yang bergantung pada tata letak, dan pengaruhnya terhadap kinerja sirkuit.
- Pengetahuan kerja tentang teknologi proses CMOS, perangkat semikonduktor, aturan tata letak, struktur interkoneksi, dan hubungan antara desain dan manufaktur.
- Pengalaman menggunakan lingkungan verifikasi fisik atau ekstraksi standar industri serta praktik pengembangan deck aturan.
- Kemahiran menggunakan Python, Tcl, Perl, skrip shell, atau alat setara untuk otomatisasi rekayasa, pengujian regresi, dan analisis data.
- Kemampuan mendiagnosis masalah teknis yang kompleks, melakukan analisis akar masalah secara terstruktur, dan mengubah temuan menjadi solusi rekayasa yang tahan lama.
- Bersedia melakukan perjalanan hingga 10%.
- Fasih berbahasa Inggris secara lisan dan tulisan.
- BS dengan pengalaman 6–7 tahun, MS dengan pengalaman 5–6 tahun, atau PhD dengan pengalaman 3–4 tahun.
- Diutamakan: Gelar magister atau doktor.
- Diutamakan: Pengalaman mengembangkan dan merilis deck aturan PDK DRC, LVS, dan/atau PEX untuk produksi.
- Diutamakan: Pengalaman menggunakan Siemens Calibre, Synopsys IC Validator, Cadence Pegasus/PVS, atau alat sebanding.
- Diutamakan: Pengalaman membuat file teknologi PEX, melakukan ekstraksi RC, memodelkan sudut proses, dan mengorelasikan model dengan silikon.
- Diutamakan: Pengalaman membangun lingkungan regresi otomatis, metrik cakupan aturan, struktur pengujian, atau metode kualifikasi PDK.
- Diutamakan: Pengalaman menerapkan AI/ML, AI generatif, atau metode berbasis data pada pengaktifan desain semikonduktor.
- Diutamakan: Memahami hubungan antara integrasi proses, aturan desain, OPC/litografi, pemodelan perangkat, keandalan, ekstraksi, dan desain sirkuit.
- Diutamakan: Pengalaman bekerja dengan vendor EDA serta tim desain internal atau eksternal.
- Diutamakan: Keterampilan komunikasi tertulis dan lisan yang sangat baik.
- Diutamakan: Kemampuan perencanaan dan organisasi yang kuat.