Ang GlobalFoundries ay isang tagagawa ng semiconductor na naglilingkod sa mga pamilihang mabilis ang paglago sa pamamagitan ng teknolohiya sa proseso, suporta sa disenyo ng chip, pagpapaunlad, at mga serbisyo sa fabrication. Pinagsasama ng gawain nito ang engineering at pagmamanupaktura sa isang malaki at sari-saring workforce at saklaw ng produksyon sa Estados Unidos, Europa, at Asya. Para sa mga naghahanap ng trabaho, nag-aalok ang GlobalFoundries ng mga oportunidad na may kaugnayan sa teknolohiya ng semiconductor, pagmamanupaktura ng hardware, pagpapaunlad ng proseso, at advanced fabrication.
Inhinyero sa Design Enablement ng Quantum PDK, Pisikal na Beripikasyon
Bumuo at nagpapanatili ng mga DRC, LVS, at PEX rule deck at mga bahagi ng PDK para sa pagmamanupaktura ng semiconductor ng GlobalFoundries. Pinapahusay ang pisikal na beripikasyon sa pamamagitan ng automation, testing, at AI/ML-assisted design enablement.
Estados Unidos
New York$98,000 – $176,000 / taon
On-siteFull-timeGitnang antasSeniorKinakailangang Wika: InglesDisenyoPaglalarawan
- Bumuo, mag-qualify, at magpanatili ng mga DRC, LVS, at PEX rule deck kasama ang kaugnay na mga bahagi ng PDK.
- I-convert ang mga kinakailangan sa process integration, design rule, device definition, at electrical model sa mga production-ready na solusyon sa beripikasyon at extraction.
- Gumawa ng mga regression at test method upang suriin ang kawastuhan, coverage, performance, scalability, at compatibility ng rule deck sa iba’t ibang teknolohiya at EDA environment.
- Siyasatin ang mga kumplikadong problema sa DRC, LVS, at PEX, tukuyin ang ugat ng problema, at lutasin ang mga pagkakaiba kasama ang mga team sa proseso, modeling, design, at EDA.
- Makipagtulungan sa mga espesyalista sa process technology, design rule, compact modeling, reliability, circuit design, layout, at EDA.
- Bumuo ng automation at AI/ML-assisted na mga paraan para sa paggawa ng rule deck, test generation, coverage analysis, error classification, anomaly detection, debugging, at PDK quality assurance.
- Pagandahin ang verification at extraction flow para sa katumpakan, runtime, memory efficiency, scalability, usability, at production deployment.
- Iangat ang kalidad at release readiness ng PDK sa pamamagitan ng qualification, regression testing, documentation, change control, at tuloy-tuloy na pagpapahusay.
- Isagawa ang trabaho nang ligtas at makibahagi sa mga inisyatiba para sa Environmental, Health, Safety & Security.
- Suportahan ang mga karagdagang proyekto at assignment kung kinakailangan.
- Mentoran ang junior staff, pamunuan ang mga proyektong katamtaman hanggang malaki ang saklaw, at makibahagi sa mga team na cross-site at cross-functional.
- Magbigay ng espesyalisadong teknikal na gabay at makibahagi sa mga external program, supplier initiative, consortium review, conference committee, patent, at publication.
Mga Kinakailangan
- Bachelor’s degree sa electrical engineering, computer engineering, microelectronics, computer science, applied physics, o kaugnay na teknikal na disiplina.
- May kaugnay na karanasan sa semiconductor PDK development, physical verification, EDA, IC physical design, parasitic extraction, o kaugnay na larangan, kung saan ang kinakailangang karanasan ay nakabatay sa naaangkop na GF career level.
- Karanasan sa pagbuo, pag-code, pag-debug, o pag-qualify ng mga panuntunan sa DRC at/o LVS.
- Kaalaman sa parasitic resistance at capacitance extraction, interconnect modeling, layout-dependent effects, at epekto ng mga ito sa circuit performance.
- Praktikal na kaalaman sa CMOS process technologies, semiconductor devices, layout rules, interconnect structures, at ugnayan ng design at manufacturing.
- Karanasan sa industry-standard physical verification o extraction environment at mga kasanayan sa rule-deck development.
- Mahusay sa Python, Tcl, Perl, shell scripting, o katumbas na mga tool para sa engineering automation, regression testing, at data analysis.
- Kakayahang mag-diagnose ng kumplikadong teknikal na isyu, magsagawa ng sistematikong root-cause analysis, at gawing matitibay na engineering solution ang mga natuklasan.
- Handang bumiyahe nang hanggang 10%.
- Matatas sa pasalita at pasulat na Ingles.
- BS na may 6–7 taong karanasan, MS na may 5–6 na taon, o PhD na may 3–4 na taon.
- Mas gusto: Master’s o doctoral degree.
- Mas gusto: Karanasan sa pagbuo at pag-release ng production PDK DRC, LVS, at/o PEX rule deck.
- Mas gusto: Karanasan sa Siemens Calibre, Synopsys IC Validator, Cadence Pegasus/PVS, o katumbas na mga tool.
- Mas gusto: Karanasan sa paggawa ng PEX technology file, pagsasagawa ng RC extraction, pagmomodelo ng process corner, at pag-uugnay ng mga modelo sa silicon.
- Mas gusto: Karanasan sa pagbuo ng automated regression environment, rule-coverage metric, test structure, o PDK qualification method.
- Mas gusto: Karanasan sa paggamit ng AI/ML, generative AI, o data-driven na pamamaraan sa semiconductor design enablement.
- Mas gusto: Pag-unawa sa ugnayan ng process integration, design rule, OPC/lithography, device modeling, reliability, extraction, at circuit design.
- Mas gusto: Karanasan sa pakikipagtulungan sa mga EDA vendor at internal o external design team.
- Mas gusto: Napakahusay na kasanayan sa pasalita at pasulat na komunikasyon.
- Mas gusto: Malakas na kakayahan sa pagpaplano at pag-oorganisa.