
ASIC失效分析工程师
分析思科连接与基础设施产品中的硅芯片可靠性问题和现场故障。 建立失效分析流程,并与工程团队协调纠正措施。
描述
- 找出可靠性测试和现场发现的硅芯片失效的根本原因。
- 根据分析结果提出纠正措施。
- 使用各种分析设备创建并实施标准失效分析流程。
- 安排物流和操作说明,确保失效分析有序开展。
- 记录分析结果并向管理层汇报。
- 就失效分析问题提供技术指导。
- 与失效分析服务提供商和设备供应商建立并维护合作关系。
- 与产品、测试和设计工程师合作,识别并表征新技术中的故障。
- 隔离、识别并表征影响良率和可靠性的故障。
- 与产品测试、设计、质量、封装和晶圆厂工程团队协调合作。
- 与客户和供应商沟通并协调工作。
任职要求
- 电气工程、电子工程或相关领域学士学位;硕士学位优先。
- 至少8年半导体失效分析经验。
- 具备编写并执行失效分析计划的经验。
- 能够解读截面分析、X射线、CSAM、TDR、FIB、SEM、TEM、IR/EMMI/OBIRCH及其他失效分析技术的结果。
- 能够指定硬件并配置设备,用于使用SIL和LSM进行动态失效分析。
- 具备使用ATE、Scan/ATPG和MBIST进行故障隔离的经验。
- 了解涵盖晶圆制造、组装和先进封装的半导体技术与工艺。
- 理解晶体管工作原理、基础电子学、半导体器件物理,以及器件在不同工作条件下的行为。
- 熟练掌握使用LVP、LVI/SMI、LADA和TIVA技术进行ATE对接式动态故障隔离。
- 了解JEDEC集成电路资格认证测试及要求者优先。
- 具备指导供应商开展物理失效分析的实践经验。
- 福利
福利待遇
- 医疗、牙科和视力保险。
- 401(k)计划及思科配套缴款。
- 带薪育儿假。
- 短期和长期伤残保险。
- 基本人寿保险。
- 符合资格者可能获得思科限制性股票单位,具体视资格条件而定。
- 每个完整日历年享有10天带薪假日。
- 非豁免员工享有1天浮动假日。
- 员工生日享有1天带薪假。
- 年末带薪假期停工。
- 4天带薪个人健康假。
- 非豁免员工每个完整日历年享有16天假期。
- 豁免员工可灵活安排假期,不设固定上限,并视休假安排和业务需求而定。
- 入职日及之后每年1月1日提供80小时病假。
- 最多可结转80小时未使用的病假。
- 遇到重要或紧急家庭事务时可享有额外带薪假。
- 每个完整日历年可选择享有10天带薪志愿服务假。
- 符合资格的非销售岗位员工可获得年度奖金。
- 符合资格的销售岗位员工可获得基于绩效的激励薪酬。







