
矽光子資深 ASIC 數位設計主管
負責 Cisco 矽光子與高速光網路解決方案的數位設計,涵蓋 ASIC 和 CPU 子系統邏輯。 協同推進架構、驗證、流片及晶片後驗證。
說明
- 負責矽光子和高速光互連的數位邏輯開發。
- 指導 ASIC 從架構和 RTL 設計到流片及晶片後量產支援的開發流程。
- 協調數位邏輯與共同封裝光學及矽光子模組中的類比和混合訊號區塊整合。
- 制定數位架構、介面需求、實作計畫和設計方法。
- 負責區塊級與頂層設計,以及區塊級驗證。
- 支援高速 IP 的全晶片整合,包括 ODSP、D2D IP、SerDes XSR、SerDes PAM4 整合式驅動器和 TIA,以及控制功能。
- 與驗證團隊合作,完成各項功能驗證並達成簽核覆蓋率指標。
- 為設計的實體實作做好準備,並支援晶片後啟動和產品量產發布。
- 參與從晶片前 RTL 到 GDS2 簽核的工作,之後支援 FPGA 原型、實驗室驗證和 ATE 啟動。
- 設計複雜數位區塊和 CPU 子系統,並解決設計與技術問題。
- 將頂層規格轉換為高速資料路徑和低速控制平面的區塊級需求。
- 支援合成、時序收斂、DFT、低功耗設計、自動化指令碼和 QOR 指標處理。
- 參與 FPGA 原型和驗證。
職位要求
- 電機工程、電子工程或相關領域學士或碩士學位;碩士學位尤佳。
- 具備 8 至 12 年數位設計業界經驗,涵蓋有限狀態機、CPU 子系統、複雜 SoC 和 FPGA 驗證。
- 熟悉 SPI、I2C、APB、AXI 或類似介面。
- 熟悉高速 SerDes、乙太網路、D2D PHY IP 及相關協定。
- 深入了解 ASIC 和 SoC 設計流程。
- 具備使用 SystemVerilog 開發 RTL 的經驗,並使用過模擬、lint、CDC/RDC、合成、形式驗證或等價性檢查、DFT 及實作交接流程。
- 深入了解前端設計與開發。
- 接觸過後端工具和工作,包括 CDC、合成、LEC 和 DFT。
- 具備出色的協作、溝通和組織能力。
- 具備出色的分析、除錯和問題解決能力。
福利待遇
- 有機會在 Cisco 發展職涯。
- 與世界各地的專家合作。
- 參與光收發器、矽光子和網路解決方案的研發。









