Ciscoは、ネットワーク、セキュリティ、デジタルインフラストラクチャに注力するエンタープライズテクノロジー企業です。製品ポートフォリオには、ルーター、スイッチ、光トランシーバー、プログラマブルシリコン、エッジコンピューティングプラットフォーム、Webexコラボレーションツール、オブザーバビリティ製品、AI対応ソフトウェア、クラウド管理サービスなどが含まれます。Ciscoは企業、サービスプロバイダー、政府機関に向けて、テクノロジー、プロフェッショナルサービス、トレーニング、継続的なサポートを提供し、大規模なネットワークやデータセンターの設計、運用、セキュリティを支援しています。
シリコンフォトニクス担当 シニアASICデジタル設計リード
Ciscoのシリコンフォトニクスおよび高速光ネットワーキングソリューションにおけるデジタル設計を主導し、ASICとCPUサブシステムのロジックを担当します。 アーキテクチャ、検証、テープアウトからシリコン実機検証まで幅広く携わります。
仕事内容
- シリコンフォトニクスおよび高速光インターコネクト向けのデジタルロジック開発を主導します。
- アーキテクチャとRTL設計からテープアウト、シリコン実機後の量産支援まで、ASIC開発を推進します。
- Co-Packaged Opticsおよびシリコンフォトニクスモジュール内のアナログ／ミックスドシグナルブロックとのデジタルロジック統合を調整します。
- デジタルアーキテクチャ、インターフェース要件、実装計画、設計手法を策定します。
- ブロックおよびトップレベルの設計と、ブロックレベルの検証を主導します。
- ODSP、D2D IP、SerDes XSR、SerDes PAM4統合ドライバーおよびTIA、制御機能など、高速IPのフルチップ統合を支援します。
- 検証チームと連携して機能検証を完了し、サインオフのカバレッジ指標を達成します。
- 物理実装に向けて設計を準備し、シリコン実機の立ち上げと製品の量産リリースを支援します。
- シリコン実機前のRTLからGDS2サインオフまで携わり、その後はFPGAプロトタイピング、ラボ検証、ATE立ち上げを支援します。
- 複雑なデジタルブロックとCPUサブシステムを設計し、設計上および技術上の課題を解決します。
- トップレベル仕様を、高速データパスと低速制御プレーンのブロックレベル要件に落とし込みます。
- 論理合成、タイミング収束、DFT、低消費電力設計、自動化スクリプト、QOR指標の処理を支援します。
- FPGAプロトタイピングと検証に参加します。
応募要件
- 電気工学、電子工学または関連分野の学士号または修士号。修士号が望ましい。
- デジタル設計分野で8～12年の実務経験。FSM、CPUサブシステム、複雑なSoC、FPGA検証の経験を含みます。
- SPI、I2C、APB、AXIまたは同等のインターフェースに精通していること。
- 高速SerDes、Ethernet、D2D PHY IPおよび関連プロトコルに精通していること。
- ASICおよびSoCの設計フローを深く理解していること。
- SystemVerilogによるRTL開発経験があり、シミュレーション、lint、CDC/RDC、論理合成、形式検証または等価性チェック、DFT、実装引き継ぎを使用した経験があること。
- フロントエンド設計と開発を十分に理解していること。
- CDC、論理合成、LEC、DFTなどのバックエンドツールや作業に触れた経験があること。
- 優れた協調力、コミュニケーション能力、組織力があること。
- 優れた分析力、デバッグ力、問題解決能力があること。
福利厚生
- Ciscoでキャリアを築く機会があります。
- 世界各地の専門家と協力できます。
- 光トランシーバー、シリコンフォトニクス、ネットワーキングソリューションに取り組めます。
