
실리콘 포토닉스 시니어 ASIC 디지털 설계 리드
Cisco의 실리콘 포토닉스 및 고속 광 네트워킹 솔루션을 위한 디지털 설계를 이끌며 ASIC과 CPU 하위 시스템 로직을 담당합니다. 아키텍처, 검증, 테이프아웃부터 실리콘 검증까지 전 과정을 수행합니다.
설명
- 실리콘 포토닉스 및 고속 광 인터커넥트를 위한 디지털 로직 개발을 이끕니다.
- 아키텍처와 RTL 설계부터 테이프아웃, 실리콘 검증 후 양산 지원까지 ASIC 개발을 주도합니다.
- Co-Packaged Optics 및 실리콘 포토닉스 모듈에서 아날로그·혼합 신호 블록과 디지털 로직의 통합을 조율합니다.
- 디지털 아키텍처, 인터페이스 요구사항, 구현 계획 및 설계 방법을 정립합니다.
- 블록 및 최상위 설계와 블록 수준 검증을 이끕니다.
- ODSP, D2D IP, SerDes XSR, SerDes PAM4 통합 드라이버 및 TIA, 제어 기능을 포함한 고속 IP의 전체 칩 통합을 지원합니다.
- 검증 팀과 협력해 기능 검증을 완료하고 사인오프 커버리지 지표를 충족합니다.
- 물리 구현을 위해 설계를 준비하고 실리콘 검증 후 초기 구동 및 제품 양산 출시를 지원합니다.
- 실리콘 제작 전 RTL부터 GDS2 사인오프까지 참여하고, 이후 FPGA 프로토타이핑, 실험실 검증 및 ATE 초기 구동을 지원합니다.
- 복잡한 디지털 블록과 CPU 하위 시스템을 설계하고 설계 및 기술 문제를 해결합니다.
- 최상위 사양을 고속 데이터 경로와 저속 제어 플레인의 블록 수준 요구사항으로 구체화합니다.
- 합성, 타이밍 클로저, DFT, 저전력 설계, 자동화 스크립트 및 QOR 지표 처리를 지원합니다.
- FPGA 프로토타이핑 및 검증에 참여합니다.
지원 자격
- 전기공학, 전자공학 또는 관련 분야의 학사 또는 석사 학위가 필요하며 석사 학위를 우대합니다.
- FSM, CPU 하위 시스템, 복잡한 SoC 및 FPGA 검증을 포함한 디지털 설계 업계 경력 8~12년이 필요합니다.
- SPI, I2C, APB, AXI 또는 이에 준하는 인터페이스에 익숙해야 합니다.
- 고속 SerDes, 이더넷, D2D PHY IP 및 관련 프로토콜에 익숙해야 합니다.
- ASIC 및 SoC 설계 흐름에 대한 깊은 이해가 필요합니다.
- SystemVerilog를 사용한 RTL 개발 경험과 시뮬레이션, lint, CDC/RDC, 합성, 형식 검증 또는 등가성 검사, DFT 및 구현 인계 경험이 필요합니다.
- 프런트엔드 설계 및 개발을 충분히 이해해야 합니다.
- CDC, 합성, LEC, DFT 등 백엔드 도구와 작업을 접해 본 경험이 필요합니다.
- 뛰어난 협업, 의사소통 및 조직 능력이 필요합니다.
- 뛰어난 분석, 디버깅 및 문제 해결 능력이 필요합니다.
복리후생
- Cisco에서 경력을 발전시킬 기회가 있습니다.
- 전 세계 전문가들과 협업할 수 있습니다.
- 광 트랜시버, 실리콘 포토닉스 및 네트워킹 솔루션을 개발합니다.







