
AccelerComm シニアASIC・FPGA設計チームリーダー
AccelerCommで、宇宙対応の高電力効率な次世代5G基地局ハードウェアの開発をリードします。ASICおよびFPGA IPの提供、エンジニアリングチーム、顧客向け技術業務、設計戦略を指揮します。
仕事内容
- 宇宙対応の次世代デバイスの電力効率向上に向けた技術ロードマップを策定する
- 顧客にハードウェア技術を提供する
- 技術的な意思決定と全社計画の戦略的方向性を定める
- アルゴリズム、システムアーキテクチャ、ソフトウェアの各チームと緊密に連携する
- プロジェクトを成功裏に予定どおり納品するための技術的リーダーシップを発揮する
- 知識の構築と専門能力の成長を支援し、チームを管理・育成する
- 経営陣とともに製品要件をハードウェアの成果物に変換する
- プリセールスおよび製品開発に関する議論を通じて顧客を支援する
- 確立された業界手法を用いたFPGAおよびASIC実装を監督する
- UVMベースの検証テストベンチを開発する
- 実用的な範囲でAIを取り入れながら、エンジニアリング手法、プロセス、設計プラクティスを主導する
- チームメンバーを指導し、コーチングを行い、定期的にフィードバックを提供する
応募要件
- チームを率い、複雑な知的財産を提供した実績
- 複雑なASICおよびFPGA製品のVerilogとSystemVerilogによるRTL設計の専門知識
- ASICおよびFPGAプラットフォーム向けデジタル設計の提供経験
- 高スループットのデータ処理または信号処理システム向けに、タイミングとハードウェアリソースを最適化した経験
- 電力管理手法、論理合成、タイミング解析の経験
- シミュレーションおよび論理合成用EDAツールの高度な運用能力
- アジャイルやウォーターフォールを含む、設計ライフサイクル全体にわたるプロジェクト管理手法の理解
- 要件の取り込みとトレーサビリティの実務知識
- 誤り訂正、等化、チャネル推定、ビームフォーミングなどの通信信号処理アルゴリズムの知識があれば望ましい
- UVM検証手法の理解、またはIP検証へのUVM適用経験があれば望ましい
- AMBA、PCI-E、JESDなどの高速インターフェース経験があれば望ましい
- 設計モデリングと統合におけるC++またはSystemCの理解があれば望ましい
- 技術成熟度モデルの経験があれば望ましい
- 多分野のプロジェクトチームにおけるシステムアーキテクチャの理解があれば望ましい
福利厚生
- 給与は競争力があり、スキルと経験に応じて決定されます
- 給与の最大20%に相当する年次業績連動ボーナス
- EMI株式オプションの定期的な付与
- 年金制度
- 民間医療保険
- フレックスタイム制
- ハイブリッド勤務制度








