AccelerComm 高级 ASIC 与 FPGA 设计团队负责人
在 AccelerComm 领导新一代适用于太空环境的高能效 5G 基站硬件开发。指导 ASIC 和 FPGA IP 交付、工程团队、客户技术工作及设计战略。
描述
- 制定提升新一代适用于太空环境设备能效的技术路线图
- 向客户交付硬件技术
- 确定技术决策和公司层面规划的战略方向
- 与算法、系统架构和软件团队密切合作
- 提供技术领导，确保项目成功并按时交付
- 通过构建知识体系和支持职业发展来管理和培养团队
- 与执行团队合作，将产品需求转化为硬件交付成果
- 通过售前和产品开发讨论协助客户
- 使用成熟的行业技术监督 FPGA 和 ASIC 实现
- 开发基于 UVM 的验证测试平台
- 领导工程方法、流程和设计实践，并在可行时融入 AI
- 指导团队成员、提供辅导并定期反馈
任职要求
- 具备成功领导团队并交付复杂知识产权的业绩记录
- 精通使用 Verilog 和 SystemVerilog 为复杂 ASIC 和 FPGA 产品进行 RTL 设计
- 拥有交付 ASIC 和 FPGA 平台数字设计的丰富经验
- 拥有为高吞吐量数据或信号处理系统优化时序和硬件资源的经验
- 具备电源管理方法、综合和时序分析经验
- 熟练使用用于仿真和综合的 EDA 工具
- 了解覆盖完整设计生命周期的项目管理方法，包括敏捷和瀑布式方法
- 了解需求获取和可追溯性实践
- 了解通信信号处理算法者优先，例如纠错、均衡、信道估计和波束成形
- 了解 UVM 验证方法或具备将 UVM 应用于 IP 验证的实践经验者优先
- 具备 AMBA、PCI-E 或 JESD 等高速接口经验者优先
- 了解用于设计建模和集成的 C++ 或 SystemC 者优先
- 具备技术就绪度模型经验者优先
- 了解多学科项目团队中的系统架构者优先
福利待遇
- 薪资具有竞争力，并根据技能和经验确定
- 年度绩效奖金最高可达薪资的 20%
- 定期授予 EMI 股权期权
- 养老金计划
- 私人医疗保险
- 弹性工作时间
- 混合办公安排