AccelerComm Ltd
AccelerComm Ltd
AccelerComm Ltd razvija visokozmogljive komunikacijske tehnologije za omrežja 5G. Njeni patentirani komunikacijski algoritmi in IP za fizični sloj so zasnovani za radijska dostopovna omrežja ter operaterjem, proizvajalcem opreme in dobaviteljem silicijevih rešitev pomagajo pri reševanju izzivov, povezanih z zmogljivostjo omrežja, zakasnitvijo, porabo energije in spektralno učinkovitostjo. Podjetje deluje na področjih telekomunikacij, proizvodnje in svetovanja ter k sodelovanju v panogi prispeva s sodelovanjem v združenju O-RAN ALLIANCE.

Vodja ekipe za načrtovanje ASIC in FPGA pri AccelerComm

Vodite razvoj energijsko učinkovite strojne opreme za bazne postaje 5G, usposobljene za uporabo v vesolju, pri podjetju AccelerComm. Usmerjajte dobavo IP za ASIC in FPGA, inženirske ekipe, tehnološko delo s strankami in strategijo načrtovanja.

Opis

  • Določati tehnični načrt za izboljšanje energijske učinkovitosti najnovejše generacije naprav, usposobljenih za uporabo v vesolju
  • Strankam dobavljati strojno tehnološko opremo
  • Določati strateško usmeritev tehničnih odločitev in načrtovanja na ravni podjetja
  • Tesno sodelovati z ekipami za algoritme, sistemsko arhitekturo in programsko opremo
  • Zagotavljati tehnično vodenje za uspešno in pravočasno izvedbo projektov
  • Upravljati in razvijati ekipo z izgradnjo znanja ter podporo strokovni rasti
  • Produktne zahteve skupaj z izvršno ekipo pretvarjati v strojne rezultate
  • Strankam pomagati pri predprodajnih pogovorih in razpravah o razvoju izdelkov
  • Nadzirati implementacijo FPGA in ASIC z uporabo uveljavljenih industrijskih tehnik
  • Razvijati verifikacijska testna okolja na osnovi UVM
  • Voditi inženirske metode, procese in prakse načrtovanja ter po potrebi vključevati umetno inteligenco
  • Mentorirati člane ekipe, jih strokovno usmerjati in zagotavljati redne povratne informacije

Zahteve

  • Dokazani uspehi pri vodenju ekip in dobavi kompleksne intelektualne lastnine
  • Strokovno znanje načrtovanja RTL z Verilogom in SystemVerilogom za kompleksne izdelke ASIC in FPGA
  • Obsežne izkušnje z dobavo digitalnih načrtov za platforme ASIC in FPGA
  • Izkušnje z optimizacijo časovnega odziva in strojnih virov za visokozmogljive podatkovne ali signalnoobdelovalne sisteme
  • Izkušnje z metodami upravljanja porabe energije, sintezo in časovno analizo
  • Napredno poznavanje orodij EDA za simulacijo in sintezo
  • Razumevanje metod projektnega vodenja skozi celoten življenjski cikel načrtovanja, vključno z agilnimi in kaskadnimi pristopi
  • Poznavanje praks zajema in sledljivosti zahtev
  • Poznavanje algoritmov za obdelavo komunikacijskih signalov, kot so popravljanje napak, ekvalizacija, ocenjevanje kanala in oblikovanje snopa, je zaželeno
  • Razumevanje verifikacijskih metod UVM ali praktične izkušnje z uporabo UVM za verifikacijo IP so zaželene
  • Izkušnje z visokohitrostnimi vmesniki, vključno z AMBA, PCI-E ali JESD, so zaželene
  • Razumevanje C++ ali SystemC za modeliranje načrtov in integracijo je zaželeno
  • Izkušnje z modeli tehnološke pripravljenosti so zaželene
  • Razumevanje sistemske arhitekture v okviru multidisciplinarne projektne ekipe je zaželeno

Ugodnosti

  • Konkurenčna plača, določena glede na znanje in izkušnje
  • Letni bonus na podlagi uspešnosti do 20 % plače
  • Občasne dodelitve delniških opcij EMI
  • Pokojninski načrt
  • Zasebno zdravstveno zavarovanje
  • Prilagodljiv delovni čas
  • Hibridni način dela

Sorodna delovna mesta

Peraton

Senior Hybrid Connectivity Engineer

Peraton

Designs and troubleshoots connectivity across AWS classified cloud, Kubernetes, and on-premises networks. Supports Peraton’s national security and government technology missions.

Odpri