Cisco เป็นบริษัทเทคโนโลยีสำหรับองค์กรที่มุ่งเน้นด้านเครือข่าย ความปลอดภัย และโครงสร้างพื้นฐานดิจิทัล กลุ่มผลิตภัณฑ์ของบริษัทประกอบด้วยเราเตอร์ สวิตช์ ออปติคัลทรานซีฟเวอร์ ซิลิคอนที่ตั้งโปรแกรมได้ แพลตฟอร์มเอดจ์คอมพิวติ้ง เครื่องมือการทำงานร่วมกัน Webex ผลิตภัณฑ์ด้านการสังเกตการณ์ระบบ ซอฟต์แวร์ที่ขับเคลื่อนด้วยปัญญาประดิษฐ์ และบริการที่จัดการผ่านคลาวด์ Cisco ให้บริการแก่องค์กร ผู้ให้บริการ และหน่วยงานภาครัฐ โดยสนับสนุนการออกแบบ การดำเนินงาน และการรักษาความปลอดภัยของเครือข่ายและศูนย์ข้อมูลขนาดใหญ่ผ่านเทคโนโลยี บริการระดับมืออาชีพ การฝึกอบรม และการสนับสนุนอย่างต่อเนื่อง
ผู้นำอาวุโสด้านการออกแบบดิจิทัล ASIC สำหรับระบบย่อย CPU และ SoC ที่ซับซ้อน
เป็นผู้นำการออกแบบดิจิทัล ASIC และ SoC ตั้งแต่สถาปัตยกรรมและ RTL จนถึง tapeout และการตรวจสอบความถูกต้องหลังการผลิตซิลิคอน ให้คำแนะนำทีมวิศวกรรม Silicon Photonics และ Client Optics Group ในการพัฒนาผลิตภัณฑ์เครือข่ายออปติคัลของ Cisco
รายละเอียด
- เป็นผู้นำการออกแบบดิจิทัลตั้งแต่ RTL ก่อนการผลิตซิลิคอน ผ่านการ signoff GDS2 การสร้างต้นแบบ FPGA การตรวจสอบในห้องปฏิบัติการ และการเริ่มใช้งาน ATE
- วางสถาปัตยกรรมและออกแบบบล็อกดิจิทัลที่ซับซ้อนและระบบย่อย CPU
- ประสานงานกับทีมดิจิทัล อนาล็อกและสัญญาณผสม การตรวจสอบความถูกต้อง DFT การออกแบบฟิสิคัล เฟิร์มแวร์ FPGA CAD การบรรจุหีบห่อ และการตรวจสอบความถูกต้องหลังการผลิตซิลิคอน
- กำหนดสถาปัตยกรรมดิจิทัล ข้อกำหนดอินเทอร์เฟซ แผนการนำไปใช้ และระเบียบวิธีการออกแบบ
- เป็นผู้นำการพัฒนาบล็อกและสนับสนุนการรวม IP ความเร็วสูงทั้งชิป ซึ่งรวมถึง ODSP, D2D, SerDes XSR, ไดรเวอร์แบบรวม SerDes PAM4 และ TIA ตลอดจนฟังก์ชันควบคุม
- ทำงานร่วมกับทีมตรวจสอบความถูกต้องเพื่อให้การทำงานเชิงฟังก์ชันครบถ้วน และทบทวนความครอบคลุมกับตัวชี้วัดที่เกี่ยวข้อง
- เตรียมการออกแบบสำหรับการนำไปใช้ทางฟิสิคัล และสนับสนุนการเริ่มทำงานหลังการผลิตซิลิคอนจนถึงการออกผลิตภัณฑ์
- มีส่วนร่วมในการวางสถาปัตยกรรมเฟิร์มแวร์และการตรวจสอบความถูกต้องโดยใช้เฟิร์มแวร์
- จัดทำข้อกำหนดระดับบนสุดและระดับบล็อกสำหรับ datapath ความเร็วสูงและ control plane ความเร็วต่ำ โดยครอบคลุมการกำหนดเวลา งบประมาณพลังงาน และการแบ่งหน้าที่ระหว่างฮาร์ดแวร์กับเฟิร์มแวร์
- จำลอง ตรวจสอบความถูกต้อง และแก้ไขข้อผิดพลาดได้ด้วยตนเอง พร้อมสนับสนุนการรวมและตรวจสอบ IP SerDes และ DSP
- สนับสนุนการสังเคราะห์ การปิด timing, DFT การออกแบบพลังงานต่ำ สคริปต์อัตโนมัติ และการประมวลผลตัวชี้วัด QOR
คุณสมบัติ
- สำเร็จการศึกษาระดับปริญญาตรีหรือปริญญาโทด้านวิศวกรรมไฟฟ้า วิศวกรรมอิเล็กทรอนิกส์ หรือสาขาที่เกี่ยวข้อง โดยให้ความสำคัญอย่างยิ่งกับผู้ที่มีปริญญาโท
- มีประสบการณ์ในอุตสาหกรรม 12–16 ปีด้านการออกแบบดิจิทัลแบบลงมือปฏิบัติ รวมถึง FSM และระบบย่อย CPU, SoC ที่ซับซ้อน และการตรวจสอบ FPGA
- มีประสบการณ์เป็นผู้นำด้านเทคนิคอย่างน้อย 6 ปี
- คุ้นเคยกับ SPI, I2C, APB, AXI หรืออินเทอร์เฟซที่เทียบเท่า รวมถึง SerDes ความเร็วสูง, Ethernet, IP D2D PHY และโปรโตคอลต่าง ๆ
- เชี่ยวชาญกระบวนการออกแบบ ASIC และ SoC รวมถึงการพัฒนา RTL ด้วย SystemVerilog การจำลอง lint, CDC/RDC การสังเคราะห์ การตรวจสอบเชิงรูปแบบและความเทียบเท่า DFT และการส่งมอบเพื่อนำไปใช้
- มีความเข้าใจอย่างมั่นคงเกี่ยวกับการออกแบบและพัฒนา front-end พร้อมประสบการณ์กับเครื่องมือ backend สำหรับ CDC การสังเคราะห์ LEC และ DFT
- มีทักษะการทำงานร่วมกัน การสื่อสาร และการจัดการองค์กรที่ดี
- มีทักษะการวิเคราะห์ การแก้ปัญหา และการดีบักที่ดี