Cisco es una empresa de tecnología empresarial especializada en redes, seguridad e infraestructura digital. Su cartera incluye routers, switches, transceptores ópticos, silicio programable, plataformas de edge computing, herramientas de colaboración Webex, productos de observabilidad, software habilitado para IA y servicios gestionados en la nube. Cisco presta servicio a empresas, proveedores de servicios y gobiernos, y apoya el diseño, la operación y la seguridad de redes y centros de datos a gran escala mediante tecnología, servicios profesionales, formación y asistencia continua.
Líder sénior de diseño digital ASIC para subsistemas de CPU y SoC complejos
Lidera el diseño digital de ASIC y SoC, desde la arquitectura y RTL hasta la fabricación y la validación posterior al silicio. Guía a los equipos de ingeniería de fotónica de silicio y Client Optics Group que desarrollan productos de redes ópticas de Cisco.
Descripción
- Lidera el diseño digital desde RTL previo al silicio hasta la aprobación de GDS2, la creación de prototipos FPGA, la validación en laboratorio y la puesta en marcha de ATE.
- Define la arquitectura y diseña bloques digitales complejos y subsistemas de CPU.
- Coordina con los equipos de diseño digital, analógico y de señal mixta, verificación, DFT, diseño físico, firmware, FPGA, CAD, encapsulado y validación posterior al silicio.
- Establece la arquitectura digital, los requisitos de interfaz, los planes de implementación y la metodología de diseño.
- Lidera el desarrollo de bloques y apoya la integración a nivel de chip completo de IP de alta velocidad, incluidos ODSP, D2D, SerDes XSR, controladores integrados SerDes PAM4 y TIA, además de funciones de control.
- Colabora con los equipos de verificación para lograr el cierre funcional y revisar la cobertura y sus métricas.
- Prepara los diseños para la implementación física y apoya la puesta en marcha posterior al silicio hasta la liberación para producción.
- Contribuye a la arquitectura de firmware y a la verificación basada en firmware.
- Redacta especificaciones de nivel superior y de bloque para rutas de datos de alta velocidad y planos de control de baja velocidad, que abarquen temporización, presupuestos de potencia y partición entre hardware y firmware.
- Simula, verifica y depura problemas de forma independiente; apoya la integración y verificación de IP de SerDes y DSP.
- Apoya la síntesis, el cierre de temporización, DFT, el diseño de bajo consumo, los scripts de automatización y el procesamiento de métricas QOR.
Requisitos
- Título de grado o maestría en ingeniería eléctrica, ingeniería electrónica o una disciplina relacionada; se prefiere especialmente una maestría.
- De 12 a 16 años de experiencia en el sector en diseño digital práctico, incluidos FSM y subsistemas de CPU, SoC complejos y validación FPGA.
- Al menos 6 años de experiencia en liderazgo técnico.
- Familiaridad con SPI, I2C, APB, AXI u otras interfaces comparables, además de SerDes de alta velocidad, Ethernet, IP D2D PHY y protocolos.
- Dominio sólido de los flujos de diseño ASIC y SoC, incluido el desarrollo RTL en SystemVerilog, simulación, lint, CDC/RDC, síntesis, comprobación formal y de equivalencia, DFT y entrega para implementación.
- Sólida comprensión del diseño y desarrollo front-end, con experiencia en herramientas backend para CDC, síntesis, LEC y DFT.
- Sólidas habilidades de colaboración, comunicación y organización.
- Sólidas habilidades analíticas, de resolución de problemas y depuración.